电子设计自动化第三讲.ppt

上节回顾 VHDL数据对象 信号------重要 变量------重要 常量 VHDL数据类型 上节回顾-信号（Signals） 代表连线，Port也是一种信号 没有方向性，可给它赋值，也可当作输入 在Package、Entity、Architecture中定义 用= 进行赋值 目标信号名= 表达式AFTER 时间量; 用 : = 进行初始化 设定的初始值不可综合，用于仿真 signal count：bit_vector(3 downto 0):=“0011”; 3.变量（Variable） 临时数据，没有物理意义 只能在Process、Function、 Procedure中定义，并只在 其内部有效， 要使其全局有效，先转换为Signal。 用 := 进行赋值 用 := 进行初始化 variable result : std_logic := ‘0’; 信号与变量赋值（差异） 【例6-3】 … ARCHITECTURE bhv OF DFF3 IS SIGNAL A,B : STD_LOGIC ; BEGIN PROCESS (CLK) BEGIN IF CLKEVENT AND CLK = 1 THEN A = D1 ; B = A ; Q1 = B ; END IF; END PROCESS ; END ; 信号与变量赋值（差异） 【例6-4】 ... ARCHITECTURE bhv OF DFF3 IS BEGIN PROCESS (CLK) VARIABLE A,B : STD_LOGIC ; BEGIN IF CLKEVENT AND CLK = 1 THEN A := D1 ; B := A ; Q1 = B ; END IF; END PROCESS ; END ; 数据类型 【例9-21】 SIGNAL a ，b，c : STD_LOGIC_VECTOR (3 DOWNTO 0) ； SIGNAL d，e，f，g : STD_LOGIC_VECTOR (1 DOWNTO 0) ； SIGNAL h，I，j，k : STD_LOGIC ； SIGNAL l，m，n，o，p : BOOLEAN ； ... a=b AND c; --b、c 相与后向a赋值，a、b、c的数据类型同属4位长的位矢量 d=e OR f OR g ; -- 两个操作符OR相同，不需括号 h=(i NAND j)NAND k ； -- NAND不属上述三种算符中的一种，必须加括号 l=(m XOR n)AND(o XOR p); -- 操作符不同，必须加括号 h=i AND j AND k ; -- 两个操作符都是AND，不必加括号 h=i AND j OR k ; -- 两个操作符不同，未加括号，表达错误 a=b AND e ; -- 操作数b 与e的位矢长度不一致，表达错误 h=I OR L ; -- I 的数据类型是位STD_LOGIC，而L的数据类型是 ... -- 布尔量BOOLEAN，因而不能相互作用，表达错误。 IF语句 注意如果if引导event代表时钟，此时不能有else复句 用于组合逻辑的if，如果没有else付句，一定要在IF语句前面有缺省赋值，否则会造成不需要的latch IF与Case的区别—if具有优先级 * library ieee; use ieee.std_logic_1164.all; entity comp_good is port(a: in std_logic; b: in std_logic; q: out std_logic); end comp_good; architecture one of comp_good is begin process(a,b) begin if ab then q=1; else q=0; end if; end process; end one; * library ieee; use ieee.std_logic_1164.all; entity comp_bad is port(a: in std_logic; b: in std_logic; q: out std_logic); end comp_bad; architecture one of comp_bad is begin process(a,b) beg