《数字电路与逻辑设计》实验报告2.docVIP

《数字电路与逻辑设计》实验报告 实验序号：　　2 实验项目名称： 组合逻辑电路设计 学　号 36、41 姓　名 谌凤琴、 叶雪萍 专业、班 网络工程 实验地点 实3-407 指导教师 刘丽娟 实验时间 2012-10-24 一、实验目的 了解组合逻辑的设计步骤。 掌握组合逻辑电路的分析方法与测试方法。 了解组合逻辑电路的冒险现象及消除方法。 二、实验设备（环境）及要求 数字电路试验台、74S00四2输入与非门、74LS86四2输入异或门 三、实验内容与步骤 实验原理： 组合逻辑电路在逻辑功能上的特点是：电路在任何时刻的输出仅取决于该时刻的输入信号，而与这一时刻前电路的原始状态没有任何关系。其电路结构基本上由逻辑门组成，这种电路只有从输入到输出的通路，没有从输出反馈到输入的回路。这种电路没有记忆功能。 组合逻辑电路的设计步骤 （1）根据任务要求列出真值表 根据真值表写出逻辑表达式，利用卡诺图或布尔代数进行化简，得出最简的逻辑函数表达式。 （2）选用标准器件实现所得出的逻辑函数 逻辑化简是组合逻辑电路设计的关键步骤之一，但往往最简设计不一定最佳。因为在实际使用的电路中，要考虑电路的工作速度、稳定性、可靠性及逻辑关系的清晰度。所以，一般来说，应在保证上述条件的前提下，使电路设计最简，成本最低。 四、实验结果与相关数据 1.由题意可知，车间A、B、C之中，一个车间开工，启动M发电机；两个车间开工，启动N发电机；三个车间同时开动，同时启动M、N发电机。 真值表： 输 入 输 出 A B C M N 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 卡诺图 M： C AB 0 1 00 0 1 01 1 0 11 0 1 10 1 0 由图可知，M=A⊕B⊕C N C AB 0 1 00 0 0 01 0 1 11 1 1 10 0 1 由图可知， 逻辑图： 2.因为X=8A+4B+2C+ D,当输入4X=15时，Y=1，故当X最小为5时输出Y=1， 真值表 A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 卡诺图 AB CD 00 01 11 10 00 0 0 0 0 01 0 1 1 1 11 1 1 1 1 10 1 1 1 1 由图可知， 逻辑图 五、分析与讨论（遇到的问题及其对本实验提出的建议） 六、教师评语 签名： 日期： 成绩 4