DFT基础.doc

DFT基础 4．1 测试在半导体产品实现过程中的意义 一 半导体产品的实现过程 集成电路从设计到产品一般要经历以下几个步骤才能成为产品（如下图所示）： 设计过程：集成电路设计一般从编写HDL代码开始，HDL代码可能用verilog，也可能用VHDL语言写成，可能是RTL级，也可能是门级。如果是RTL级，首先进行逻辑综合、验证将设计转变成门级网表，然后进行布局布线变成最终的版图。 制造过程：代工厂接受来自设计者的版图数据（GDSII）将其制成掩膜版（mask），然后通过复杂的制造过程将期望的电路做在晶园片上，这时晶园片上已经包含了若干个芯片的原型－－裸片（die）。 晶园片测试：制造好的晶园片需要进行严格的测试然后划片、封装，实际上只有那些通过测试的裸片才会进行封装，而未通过测试的裸片被淘汰。经过封装的裸片就变成芯片。 芯片测试：通过晶园片测试和封装的芯片还不能算真正的产品，它仍然要进一步进行测试确认没有故障才能成为真正的半导体产品。 从这个过程可以看出，测试是半导体产品实现过程中一个必不可少的环节。 二 测试定义 测试实际上是指将一定的激励信号加载到需要检测的半导体产品的输入引脚，然后在它的输出引脚检测电路的响应，并将它与期望的响应相比较以判断电路是否有故障的过程（如图所示）。 由图可以看出，要实现测试，首先要有激励信号，这个激励信号就是所谓的测试向量（test vector）。激励信号由测试设备产生；然后要判断电路是否有故障，就必须检测响应，并将实际检测的响应与期望的响应相比较，如果两者不一致，我们就认为电路中有故障。当然在这个过程中，测试设备要发出适当的控制信号，以使得整个测试过程得以顺利进行。 在测试领域，与测试向量相对应还有测试模式（test pattern），这两者的主要区别在于测试向量仅仅包含激励信号，而测试模式不仅包含激励信号，而且还包含期望的响应。 由上面的分析可以看出，测试问题在测试前就是测试模式生成和测试模式验证（时序验证）问题；而在测试时就是测试向量施加和测试响应检测及结果判断问题。 测试为最终的半导体产品的质量和可靠性提供一种度量。 测试是设计过程中验证（Verification)工作的继续，它实际上是对实际芯片的验证过程。 即使是经过严格验证的设计也很难保证设计是100％正确，一个有经验的测试工程师可以从不同角度找出设计中可能存在的错误。 三 测试的分类 测试分功能测试和制造测试（结构测试）。 功能测试主要寻找设计上可能存在的错误，他是用来验证电路中的逻辑行为，是验证过程的延续，如果存在错误，需要进行故障诊断。 制造测试用于寻找在制造过程中可能存在的制造缺陷（开路、短路等）。 从产品实现过程看，测试分完全测试和制造测试。 完全测试一般在产品大批量投片以前进行，首先进行制造测试，然后进行详细的功能测试。这个功能测试用于检测那些具有确定性的故障；而在产品大批量投片时一般只进行制造测试，制造测试要检测的故障是随机的。 随着集成电路制造技术的不断发展，集成电路已经进入深亚微米时代，集成电路的测试变得更加复杂，测试的费用不断增高，如下图所示。 图中数据代表的是每个晶体管的费用，上面一条线代表单个晶体管的硅片费用，这条线基本按摩尔定律变化；而下面一条线代表的是单个晶体管的测试费用，这条线在1982～1991年呈下降趋势，1991～1997间基本不变，而在1997～2012确成上升趋势，按这个趋势发展，到2012年以后，测试费用几乎可以与硅片费用相比拟，这是令人无法容忍的。因此，测试问题就变得更为迫切。为了解决日益突出的测试问题，人们不得不从设计的一开始就开始考虑测试问题，这就是所谓的可测性设计问题。 4.2 可测性设计 可测性设计DFT（design for test）就是指为了使测试（制造测试）尽可能简单而有意识地在设计中加入一定附加逻辑地设计方法。 可测性设计的意义主要有三点： 1 缩短产品进入市场时间，即TTM（time to market）：由于在设计时考虑了可测性设计，这就使得ATPG（automatic test pattern generation）可以进行，这样测试模式的生成时间大大减少，从而使得整个的设计周期大大缩短，从而大大加快产品进入市场的时间。 DFT＝ATPG＝测试向量生成时间减 少＝设计周期缩短＝TTM缩短 2．降低测试费用即COT（cost of test）：由于在设计时考虑了可测性设计，这就使得ATPG可以进行，而ATPG压缩测试模式，从而减少测试模式的数目，使得测试过程简单，从而降低测试费用。 DFT＝测试向量数目减少＝测试过程简单＝测试费用降低 3．提高产品质量：可测性设计可以使设计获得较高的故障覆盖率FC(Fault Coverage)。