数字电路电子时钟设计.doc

物理与电气工程学院课程设计报告 数字电路电子时钟设计 姓 名 学 号 专　　业 指导教师 成 绩 日　　期 数字电路电子时钟设计 摘 要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计通过简单的芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲，用74LS160（十进制计数器）、74LS48（七段显示译码管的驱动）等连接成的60和24进制的计数器，再通过数码管显示，构成简单数字时钟。其中还包括校时功能。此数字钟电路由振荡器、分频器、校时电路、显示译码电路组成。本实验采用Multisim软件进行仿真，仿真结果显示此电路能完成上述要求，可实现上述一系列功能。 关键词：数字时钟、计数器、555定时器、校时功能、仿真测试 引言 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字中作为人们日常生活中必不可少的物品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便，由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜，使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的，研究数字钟及扩大其应用，有着非常现实的意义。 本次课程设计的目的在于培养学生对基本电路的应用和掌握，使学生在实验原理的指导下，初步具备基本电路的分析和设计能力，并掌握其应用方法；自行拟定实验步骤，检查和排除故障 、分析和处理实验结果及撰写实验报告的能力。综合实验的设计目的是培养学生初步掌握小型数字系统的设计能力，包括选择设计方案，进行电路设计、安装、调试等环节，运用所学知识进行工程设计、提高实验技能的实践。数字电子钟是一种用数字显示秒、分、时的记时装置。数字电子钟由于采用了石英技术，走时精度高、稳定性好，不需要经常调校，使用携带方便，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命。因而能得到广泛的应用，小到人们的日常生活中的电子手表、电子闹钟、大到车站、码头、机场等公共场所的大型数字显示电子钟。本设计通过简单的芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲，用74LS160（十进制计数器）、74LS48（七段显示译码管的驱动）等连接成的60和24进制的计数器，再通过数码管显示，构成简单数字时钟。 2 方案认证 2.1 芯片 方案一采用CMOS。CMOS电路是电压控制器件，是一种低功耗器件。虽功耗低，但是当电流过大时，会烧毁芯片，并且COMS电路的速度慢，传输延迟时间长(25-50ns)。 方案二采用TTL电路。TTL电路是电流控制器件，TTL电路的速度快，传输延迟时间短(5-10ns)，能到达很好的精度。 通过以上两种方案的比较，故选方案二。 2.2 秒脉冲 方案一采用1kHz经过分频后产生的秒脉冲。可以利用石英晶体产生32768Hz的频率，然后经过CD4060的十四分频，再用74LS74二分频就可以产生1Hz的脉冲。 方案二直接采用555震荡器产生的1Hz秒脉冲。 由于1kHZ频率相对较大，所以导致所需的电阻阻值很小，而且整体电路过于复杂，不易于实现。故选方案二。 2.3 脉冲产生器 方案一采用石英晶体振荡器。石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点。其具有极高的频率稳定，主要用在要求频率十分稳定的振荡电路中作谐振元件，但成本相对较高。 方案二采用NE555多谐振荡器。NE555多谐振荡器只需简单的电阻器、电容器，即可完成特定的振荡延时作用。其延时范围极，可由几微秒至几小时之久。其操作电源范围广，可与TTL，CMOS等逻辑电路配合，它的计时精确度高、温度稳定度佳，且成本较低。 方案三 采用单片机作为计时器。51单片机功能比较广，功耗大，用来做数字时钟浪费。 综上所述分析，故选方案二。 2.4 显示模块 方案一采用LED显示。LED数码管显示速度快，亮度高，显示清晰，控制也较为简单。