FPGA的对数字频率计的设计.docVIP

本 科 毕 业 论 文 题目：基 于 FPGA 的 对 数 字 频 率 计的 设 计 学 院：计 算 机 信 息 与 工 程 学 院 专 业：电 子 信 息 科 学 与 技 术 班 级：2 0 0 6 级 电 子 班 姓 名：洪 晓 宁 学 号：2 0 0 6 1 2 0 3 0 0 2 7 指导老师：杨 国 权 基于FPGA的数字频率计的设计 洪晓宁 摘要：现场可编程门阵列的出现给现代电子设计带来了极大的方便和灵活性，使复杂的数字电子系统设计变为芯片级设计，同时还可以很方便地对设计进行在线修改。本文以设计个四位显示的十进制数字频率计为例，在片FPGA芯片上实现多位数字频率计的设计，来完成对FPGA和Quartus2的学习。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点。 关键词：数字频率计；Verilog HDL；现玚可编程门阵列（FPGA）；直接测量法 Construction of the Digital Cymometer Based on FPGA HONG Xiaoning Abstract:The appearance of FPGA(Field Programmable Gate Array)leads to the convenience and flexibility of the modern electronic construction,which changes the complicated system construction into the on chip construction.On the other hand,it Can also make some online modification expediently. W ith a casewhich describes an quadbit shownon thedecinaldigitalfrequency, the author introduces the construction method and the realization steps on a single FPGA chip. During the construction process, the signal measurement,which overcomes the shortcoming of frequency of all approxmate the Frequency Channel is measured by the way of direct shift speed. Keyw ords: design of the digital cymom eter; Verilog HDL;FPGA (Field Programmable GateA rray);direct frequency m easurem ent 目录 前言 4 1、系统总体设计 4 2：各个模块的实现 6 2.1：1000进制计数器 6 2.2：50KHz分频器 7 2.3：14位锁存器（DFF14bite） 7 2.4：14位计数器（CNT14bite） 8 2.5：数码管动态显示（DISPLAY） 9 3：各个模块的的仿真 10 3.1：1000进制计数器 10 3.2：50KHz分频器 10 3.3：14位锁存器（DFF14bite） 11 3.4：14位计数器（CNT14bite） 12 3.5：系统顶层仿真 13 总结 14 致谢 15 参考文献 15 符录 16 前言 随着电子技术和计算机应用技术的深入发展以及EDA设计技术的不断进步与完善，不仅给电子系统的设计和应用带来了新的设计思路和发展机遇，也对传统的电子设计手段提出了严峻的挑战。 传统的电子系统设计，是以各种不同的集成电路芯片为基础，按照功能要求在印制电路板上将不同的芯片拼接、组合，构成实现某种功能的电子系统。这样的设计方法不仅繁琐，而且设计过程中的错误和不足之处不能及早的发现；进入调试阶段后，一旦发妯错误或缺陷，也不能现场更正。这将使研发的时间变长，研发的成本加大。能够克服上述缺点的是片上可编程系统（简称SOPC）。 微电子技术、计算机应用技术的飞速发展，不仅使得电子系统的小型化、微型化进程加快，而且给电子系统设计带来了前所未有的变革。大规模FPGA芯片问