- 1、本文档共19页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA的数字电子时钟设计与实现
课程设计(论文)说明书
题 目:基于FPGA的数字电子时
钟设计
院 (系):信息与通信学院
专 业:微电子学
学生姓名:
学 号:0900240115
指导教师:
职 称:实验师
2012 年 12 月 25 日
一、所用设备与器材
1.1仪器设备
使用仪器设备有FPGA DE2-70开发板、PC机、信号发生器。
图1 FPGA DE2-70开发板图
二.系统方案
2.1 设计思想
利用数字电子技术、EDA设计方法、FPGA等技术,设计、仿真并实现一个基于FPGA的数字电子时钟基本功能, 其基本组成框图如图1所示,振荡器采用ALTERA的DE2-70实验板的50MHz输出,分频器将50MHz的方波进行分频进而得到1Hz的标准秒脉冲,时、分、秒计时模块分别由二十四进制时计数器、六十进制分计数器和六十进制秒计数器完成,校时模块完成时和分的校正。扩展功能设计为倒计时功能,从59分55秒至59分59秒,每秒亮一盏灯报时。
2.1.1课题背景
20世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了社会的各个领域,有力的推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产品性能更进一步,产品更新换代的节奏也越来越快。
20世纪80年代末,出现了FPGA(Field Progrommable Gate Array),CAE和CAD技术的应用更为广泛,它们在PCB设计的原理图输入,自动布局布线及PCB分析,以及逻辑设计,逻辑仿真布尔综合和化简等方面担任了重要的角色,为电子设计自动化必须解决的电路建模,标准文档及仿真测试奠定了基础。硬件描述语言是EDA技术的重要组成部分,VHDL是作为电子设计主流硬件的描述语言。本论文就是应用VHDL语言来实现秒表的电路设计。VHDL语言是标准硬件描述语言,它的特点就是能形式化抽样表示电路结构及行为,支持逻辑设计中层次领域的描述,借用了高级语言的精巧结构简化电路描述,具有电路模拟与验证及保证设计的正确性,支持电路由高层向底层的综合变换,便于文档管理,易于理解和设计重用。
EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的必威体育精装版成果,进行电子产品的自动设计。????利用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。????现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域,都有EDA的应用。目前EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中,从设计、性能测试及特性分析直到飞行模拟,都可能涉及到EDA技术。本文所指的EDA技术,主要针对电子电路设计、PCB设计和IC设计。EDA 设计可分为系统级、电路级和物理实现级。
用VHDL语言开发的流程:
(1)文本编辑:用任何文本编辑器都可以进行,也可以用专用的HDL编辑环境。通常VHDL文件保存为.vhd文件。
(2)功能仿真:将文件调入HDL仿真软件进行功能仿真,检查逻辑功能是否正确(也叫前仿真,对简单的设计可以跳过这一步,只在布线完成以后,进行时序仿真)。
(3)逻辑综合:将源文件调入逻辑综合软件进行综合,即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成.edf(edif)的EDA工业标准文件。
(4)布局布线:将.edf文件调入PLD厂家提供的软件中进行布线,即把设计好的逻辑安放到PLD/FPGA内。
(5)编程下载:确认仿真无误后,将文件下载到芯片中。
本设计为一个多功能的数字钟,具有时、分、秒计数显示功能,以24小时的循环计数:具有校对功能。本设计采用EDA技术,以硬件描述语言VHDL为系统逻辑描述手段设计文件,在Quartus 工具软件下,采用自顶向下的设计方式,由各个基本模块共同构建了一个基本FPGA的数字钟。
系统主芯片采用EP2C70F896C6,有时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序,在可编程逻辑器件上下载验证,本系统能够完成时、分、秒的分别显示,由按键输入进行数字钟的校时、清零、启停功能。
随着电子技术的发展,数字电路朝着速度快、容量大、体
您可能关注的文档
- DS与数码管设计的可调数字钟.doc
- DS和LCD的可调数字钟.doc
- ds的单片机时钟设计.doc
- DSP的语音录放系统电路设计.doc
- DS的数字钟设计.doc
- D对羟基苯甘氨酸的生产工艺.doc
- dsMax高级角色建模(二章七节.doc
- D建筑电气安装工程施工质量监理实施细则44.doc
- D室内设计效果图大学论文.doc
- D防盗说明书4.doc
- 2024年Jackson+Hole会议点评:时机已至,美联储料于9月降息-240824-方正证券-10页.pdf
- 2024年7月工业企业利润点评:“弱补库”延续,上游份额继续扩张-240828-华创证券-12页.pdf
- A股市场周观察:市场情绪低位回升,两融余额持续下滑-240826-西部证券-26页.pdf
- 2024年7月金融债月报:银行息差止跌企稳,宽信用利好金融债发行-240815-东方金诚-11页.pdf
- A股策略专题报告:三类宏观配置策略跑赢市场-240825-财通证券-11页.pdf
- 传媒行业净利润基本符合预期持续看好新媒体20133前瞻.pdf
- PitchBook-2024年二季度美国公共PE和GP交易综述(英).pdf
- 世界银行-建立证据以提高难民和收容社区的福利——来自肯尼亚难民和收容群体纵向社会经济研究的见解(英).pdf
- 风险出清边际加快 违约及展期主体数量环比增加 ——2024年7月债券市场违约及信用风险事件概况.pdf
- 亚开行-统法协会数字资产和私法原则的关键方面(英).pdf
最近下载
- 招标代理服务服务方案.doc
- 山东省曹县第一中学2024-2025学年高三上学期开学摸底考试历史试题.docx VIP
- 医院出入院病人登记表.docx VIP
- 华能太仓发电有限责任公司二期(2×600MW)工程主要施工方案.doc
- 2020健康管理师精炼总结-技能第4章健康危险因素干预.pdf VIP
- 人教版三年级数学上册第一单元时、分、秒同步奥数(附答案).docx
- 2024天津市西青经济开发总公司招聘16人公开引进高层次人才和急需紧缺人才笔试参考题库(共500题)答案详解版.docx
- 2018年全国统一施工机械台班费用定额.pdf VIP
- 《船舶维护手册》.pdf
- skoda数控镗床附件头分度程序浅析.doc.docx VIP
文档评论(0)