奔腾系列微处理器-长江大学计算机科学学院.DOCVIP

教学内容 第3章 奔腾系列微处理器 学时分配 教学目的 1、使学生掌握Pentium微处理器的原理结构、基本寄存器组中各寄存器的组成和功能。 2、掌握Pentium工作的实模式、保护模式以及虚拟8086模式。 3、掌握Pentium微处理器的超标量流水线技术。 4、熟悉存储器的保护、浮点运算部件以及与之相配套一起实现浮点运算的浮点寄存器。 教学要求 结合8086CPU讲 结合操作系统原理讲 重点内容应该是使学生掌握虚拟存储器技术、超标量流水线技术。 重点难点 Pentium工作的实模式、保护模式以及虚拟8086模式的工作原理 Pentium微处理器的超标量流水线技术 Pentium微处理器的原理结构 Pentium微处理器的只分段、只分页管理 Pentium微处理器的既分段又分页管理 教学过程 1、使用自己做的电子讲稿上的许多图讲解，提高教学效果； 2、必须配合黑板板书讲解； 3、注意讲课时采用启发式，适当提问，了解上课学生听课的效果； 课堂提问与讨论 回答问题情况记载 作业答疑 P66 2、3、4、6、7、8、9、10 小 结 3.1 Pentium性能和结构特点 “指令配对法则” 3.1.1 Pentium性能简介 几种Pentium（P54C）的主频与工作电压 型 号 主总线时钟频率（MHz） 倍数因子 主频（MHz） 工作电压 Pentium－90 60 1.5 90 3.3V或2.9V Pentium－100 66 1.5 100 3.3V Pentium－120 60 2 120 3.3V Pentium－133 66 2 133 3.3V 型 号 主总线时钟频率（MHz） 倍数因子 主频（MHz） 工作电压 Pentium－150 60 2.5 150 3.3V Pentium－166 66 2.5 166 3.3V Pentium－200 66 3 200 3.3V 介绍几种必威体育精装版芯片？？？？ 3.1.2 Pentium的原理结构 1．Pentium CPU内部的主要部件 包括如下主要部件： ① 总线接口部件； ② U流水线和V流水线； ③ 指令高速缓冲存储器Cache； ④ 数据高速缓冲存储器Cache； ⑤ 指令预取部件； ⑥ 指令译码器； ⑥ 指令译码器； ⑦ 浮点处理部件FPU； ⑧ 分支目标缓冲器BTB； ⑨ 微程序控制器中的控制ROM； ⑩ 寄存器组。 2．原理结构图 （1）互相独立的指令Cache和数据Cache ? Pentium则在片内设置了2个独立的8KB Cache，分别用于存放指令代码与数据。 ? 指令Cache是内存中一部分程序的副本，通过猝发方式从内存中每次读入一块存入某一Cache行中。 ? 数据Cache是可以读写的，双端口结构，每个端口与U、V两条指令流水线交换整数数据，或者组合成64位数据端口，用来与浮点运算部件交换浮点数据。 ? 指令Cache与数据Cache均与CPU内部的64位数据线以及32位地址线相连接。 ? 两个Cache都采用组相联映射方式，每个Cache共有2路128组，即Cache分为128行，每行有2路，每行可存放32字节，每个Cache总容量： N=128×2×32B=8KB （2）超标量流水线 ? Pentium有U、V两条指令流水线，故称之为超标量流水线。 ? U、V流水线中整数指令流水线均由5段组成。分别为预取指令（PF）、指令译码（D1）、地址生成（D2）、指令执行（EX）和结果写回（WB）。 ? 每条指令流水线都有各自的ALU、地址形成电路以及与数据Cache的接口，由于采用了指令流水线作业，每条指令流水线可以在1个时钟周期内执行一条指令。 ? 最佳情况下一个时钟周期内可以执行两条整数指令。指令的并行执行要求指令必须是简单指令。 （3）重新设计的浮点运算部件 ? Pentium CPU内部的浮点运算部件在80486的基础上进行了重新设计。 ? 浮点运算部件内有专门用于浮点运算的加法器、乘法器和除法器。 ? 有80位宽的8个寄存器构成了寄存器堆，内部的数据通路为80位。 ? Pentium的浮点运算部件支持IEEE754标准的单、双精度格式的浮点数， ? Pentium对浮点数的一些常用指令，例如加法指令ADD，乘法指令MUL等，都采用了新的算法。 ? Pentium CPU内部的浮点运算分成8