实验四-组合电路中竞争与冒险.docVIP

实验四 组合电路中的竞争和冒险 姓名：zht 学号： 班级：15自动化2班 日期：2016/10/28目录 一、 实验内容 3 二、 逻辑图、真值表及实验方法和步骤 4 ①逻辑图： 4 ②真值表： 4 ③实验方法和步骤： 5 三、 实验数据及总结 7 ①实验数据： 7 ②总结： 10 实验内容 实现函数，并假定，输入只有原变量即无反变量输入。 画出逻辑图，使易于观察电路的竞争冒险现象。 列出真值表。 静态测试，即按真值表验证其逻辑功能。 观察变量A变化过程中的险象：即取B=C=D=1，得F=+A，A改接函数发生器的连续脉冲源，使工作频率尽可能高。观察是否出现险象，如有，请测出毛刺的幅度和宽度（中值宽度）。 分别观察变量B、D变化过程中产生的险象。 用加冗余项法消除A变化过程中产生的险象。 实验仪器： 数字电路实验箱、数字万用表、示波器。 器件：74LS00、74LS20。 逻辑图、真值表及实验方法和步骤 ①逻辑图： ②真值表： A B C D X 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 ③实验方法和步骤： 观察险象的方法：调整A、B、C、D四个输入中其中三个的值，化简函数使F=x+或F=x（x为剩下的那个输入值）。再将输出F接入示波器的输入端，即可观察到x变化过程中的险象。比如取B=C=D=1，使F=+A，再将F接入示波器的输入端，即可通过示波器观察到A变化过程中的险象。 观察险象的步骤：按照逻辑图连接好电路，静态检测确认无误后，将B、C、D的模拟开关调为1，A接连续脉冲，将输出F接入示波器的输入端，调整示波器使其显示输入的波形，即可观察A变化过程中的险象。若要观察B变化过程中的险象，则需调整模拟开关使A=1、C=1、D=0；若要观察D变化过程中的险象，则需调整模拟开关使A=0、B=0、C=1，其他步骤不变。 消除险象的方法： 首先绘制该函数的卡诺图如下所示： AB CD 00 01 11 10 00 0 0 1 1 01 0 0 1 0 11 1 1 1 1 10 0 0 0 1 我们的目的是消除A变化过程中产生的险象，所以只考虑A。可以看出卡诺图中在没有黄色的圈的情况下红色的圈之间有间隙，表达到实际电路上的含义则是当B=C=D=1时会遗留独立的A和相加，产生冒险现象。因此我们可以给间隙两端的1再画一个圈（即黄色的圈），弥补这个间隙，表达到函数式上则是添加了冗余项BCD。因为BCD是冗余项，加上它并不会影响函数式的最终结果，不过加上BCD之后当B=C=D时，F=A++1=1，不会再产生冒险现象，这样一来便消除了A变化过程中产生的险象。实验数据及总结 ①实验数据： 1.静态测试：用模拟开关输入A、B、C、D的值，并尝试不同的输入组合，对照真值表检查，发现与真值表完全相符。以下为静态检测中其中两种A、B、C、D输入值的组合。 取B=C=D=1，得F=+A=1，和输出连接的LED灯发亮。 取A=B=C=D=0，得F=0，和输出连接的LED灯不亮。 观察冒险现象： A变化过程中产生的险象： 测出的毛刺幅度为340mV，中值宽度为67ns。 B变化过程中产生的险象： 测出的毛刺幅度为380mV，中值宽度为66ns。 D变化过程中产生的险象： 测出的毛刺幅度为110mV，中值宽度为25ns。 使用加冗余项法添加了冗余项BCD后，输出F的波形： ②总结： 从实验数据我们可以观察到A、B、D的冒险现象，这对电路能否正常运行有很大影响。同时也可以观察到添加了冗余项之后输出F只有幅度很小的波动，没有毛刺产生，达成了实验内容，证明了加冗余项法可以有效消除险象。从这次实验中，我明白了看似完美的逻辑电路也可能会产生险象，而这有可能会影响电路的运作。因此，我们应在动态测试中仔细观察，若险象会影响下一级电路的工作，则应调整逻辑电路，用所学的加冗余项法等方法消除竞争冒险现象，使逻辑电路能正常运行。 第 1 页 共 11 页