02基本门电路.ppt

6. TTL与非门电路的传输时间 TTL与非门的传输时间波形如图2.22所示。 图2.22 TTL与非门的传输时间波形 集成门电路 图中， tPHL为输入波上升沿中点到输出波下降沿中点的时间延迟，称为导通延迟时间。 tPHL为输入波下降沿中点到输出波上升沿中点的时间延迟，称为截止延迟时间。通常用平均传输延迟时间tPD来描述TTL与非门的开关速度，定义 tPD越小，说明它的工作速度越快。一般门电路的tPD可从产品手册上查阅。TTL与非门tPD的tPD在30 ns左右。 7. 空载功耗 TTL与非门的空载功耗是指当与非门空载时电源总电流Icc和电源电压Vcc的乘积。TTL与非门的逻辑状态不同，电源所供给的电流也不同。 Iccl 是指门电路输出为低电平VOL 时电源所提供的电流。与之对应的是输出为低电平时的功耗，称为空载导通功耗PON 。 IccH 是指门电路输出为高电平VOH时电源所提供的电流。与之对应的是输出为高电平时的功耗，称为空载截止功耗POFF。 PON 总是大于 POFF 。通常用平均功耗P来反映门电路的功耗，即 P=(PON + POFF)/2 一般情况下， P 小于50mW。 三、其他类型的TTL门电路 集成TTL门电路除了与非门之外，还有与门、非门、或门、或非门、与或非门、异或门等不同功能的类型。并且还有两种特殊的TTL门电路——集电极开路门(OC门)和三态门(TS门)。下面以与或非门、异或门、集电极开路门(OC门)和三态门(TS门)为例来讲述。 1. TTL与或非门 与或非门的电路及其图形符号如图2.23所示。 集成门电路 由图可见，当A和B同时为高电平时，V2和V5导通，V4截止，输出端Y为低电平。当A和B之中有一个为低电平时，V2 截止，V4 导通，输出端Y的状态由V5 状态决定。此时， V5 的状态由 决定。 导通 ， V5 导通，输出端Y为低电平， 截止， V5 截止，输出端Y为高电平。同理，当C和D同时为高电平时， 和V5 导通，V4 截止，输出端Y为低电平。当C和D之中有一个为低电平时， 截止，V4 导通，输出端Y的状态由V5 状态决定。此时， V5 的状态由 V2 决定。 V2 导通， V5 导通，输出端Y为低电平， V2 截止， V5 截止，输出端Y为高电平。可见，Y与A、B和C、D是与或非关系，即 (a) TTL异或门 (b) 图形符号 图2.23 TTL与或非门电路及其图形符号 集成门电路 2. TTL异或门 实现异或逻辑运算关系的电路叫做异或门。图2.24是一个实用的异或门电路。图中虚线右部分，只要V6、V7当中有一个基极为高电平，都将使得V8截止， V9导通，输出端Y为低电平。当A、B都输入高电平时，V1为倒置工作状态，V6和 V9饱和导通，输出端Y为低电平；当A、B都输入低电平时， V4与V5 同时截止， V7和V9 饱和导通，输出端Y仍为低电平。当A、B中有一个是低电平而另一个是高电平时， V1 正向饱和导通，V6截止； V4与V5 中必然有一个饱和导通，使V7 基极电位钳制在1V左右，故V7 截止。由于 V6、V7 都截止， V9 必然截止，V8 导通，输出端Y为高电平。可见，电路实现了异或逻辑关系，即 (a) TTL异或门电路 (b) 图形符号 图2.24 TTL异或门电路和图形符号 集成门电路 3. 集电极开路门(OC) 在TTL门电路中，将两个门的输出端并联以实现与逻辑的功能，把这种连接方式称为“线与”。但对于普通的TTL门电路，如果将两个门电路的输出端连接在一起，如图2.25所示，将会产生不良的后果，即当一个门的输出级处于高电平，而另一个门的输出级为低电平时，将会有很大的负载电流同时流过这两个门的输出级。而这个大电流的数值通常远远超过正常工作电流，可能导致门电路器件损坏，无法形成有效的线与逻辑关系。故普通TTL门电路的输出端不能轻易并联相接，即不能把两个或两个以上这样的门电路的输出端轻易接在一起。但是，对于图2.26所示的TTL与非门电路，如果将其输出端 的集电极开路，就变成了“集电极开路”门，也称OC门(open collector gate)。与普通TTL门的不同之处是，多个OC门的输出端可以接在一起，能够有效地实现线与逻辑关系。这种电路在工作时必须外接负载电阻和电源。只要所接电阻的阻值和电源电