同步时序逻辑的设计.ppt

  1. 1、本文档共30页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
3.5同步时序逻辑设计 3.5.1设计步骤 (1)根据设计要求建立原始状态表(或原始状态图) (2)状态化简。(等价状态、等价状态的合并) 状态 (3)状态编码。(确定触发器数目:状态编码:画编码后的状态图) (4)选择触发器,求状态方程(或列出激励及输出函数真值 表),进而求出激励函数和输出数表达式,完成组合逻辑部分 设 (5)画逻辑电路图 (6)检查所设计的电路能否自启动 例7用与非门利JK触发器设计一个同步时序电路 检测输入的信号序列是否为连续的“110”。 解:1)建立原始状态表 根据命题要求,电路应具有一个输入变量,记为x,它是 个二进制序列;一个输出变量,记为Z,用它来检测输入x是否 为连续的“110序列。即: 当输入序列x为:110 则输出序列Z为:001 令该逻辑电路的初态为a,根据题意可列出在不同x序列输 入下电路状态的变化规律及输出Z值,如下图所示。 输 X/Z 0/ 1/0 b 0/0 L/0 1/0(g 1/0 g 0/0 0/0 0/ 0/0 → 0/0 1/(0 1/0 1/ (g 10(g 原始状态表 简化状态表 —MbMb x=0 c 2)状态化简 对状态表进行分析可知,状态 和b可视为一个状态(即等价状态 因此可以进行合并。若将上述各状态 S1={a,b},S2={c},S3={g 简化状态图 则得简化状态表和状态图如右

文档评论(0)

151****1926 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档