版图实验报告(完美版).pdf

电子科技大学成都学院 实验报告册 课程名称： 集成电路版图设计实验 姓 名： 学 号： 院 系： 专 业： 教 师： 2012 年 12 月 26 日 １ 第 页 实验一：带隙基准源电路原理图的搭建 一、实验目的： 1、熟悉Linux系统基本命令并学会使用； 2、掌握使用Cadence Virtuoso版图编辑软件进行模拟IC版图布局设计； 3、学会用Cadence 搭建网表即如何构建电路，并对电路图进行检查和验证； 4、为了从电路图提取网表，用于后续layout的LVS检查验证做准备； 5、学习对电路模块的认识。 二、实验原理和内容： 1、Cadence-Virtuoso Layout Editor是一种基于Linux系统的EDA工具，用于集成电路版 图设计。该工具可以进行DRC和LVS检查验证，DRC（设计规则检查）即查看所画版图是否 符合工艺设计规则，只有通过DRC检查，版图才能在现有工艺条件下实现；LVS（版图和电 路图一致性比较）即查看版图是否和电路图一致，只有通过LVS检查，版图才能在电学特性 和电路所要实现的功能上和原电路保持完全一致。本实验利用 Cadence 画出电路原理图， 然后进行检查与验证； 2、需要用到的快捷键 f：满屏工作显示 i:调用器件 p：添加Pin脚 x：检查电路连接错误 w:连线 []：放大和缩小 三、实验步骤： 1、点击桌面的IC Design图标，如图1-1所示； 图1-1 IC Design图标 2、选择自己的服务器，填入正确的用户名和密码，如图1-2所示； ２ 第 页 图1-2 欢迎界面 3、进入Linux后，进入home/design0118/CSMC目录，新建终端，输入virtuoso，进入ic6151 界面如图1-3所示； 图1-3 ic6151界面 4、依次点击File-New-Library,进入New Library界面，如图1-4所示； 图1-4 新建库 5、在Name栏填入BOVS，在Technology File栏选择Attach to an existing technology library,再点击OK确定，如图1-5所示； 图1-5 New Library界面 6、在Attach Library to Technology Library界面选择CSMC05MS,在点击OK确定，如图 1-6所示； 图1-6 连接技术库 ３ 第 页 7、在ic6151界面依次点击File-New-Cellview弹出New File对话框，如图1-7所示； 图1-7 新建单元视图 8、在Library栏选择BOVS，在NewFile界面的Name栏填入top，Type栏填入Schematic， 点击OK确定，弹出Schematic Editor界面如图1-8所示； 图1-8 新建原理图界面 9、搭建完成的原理图如图1-9所示； 图1-9 带隙基准源的电路原理图 10、完成电路图后按X键检查和保存，无错误后退出； ４