常用逻辑部件介绍(共83张PPT).pptx

  1. 1、本文档共83页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

常用逻辑部件;在数字电路中实现逻辑运算的电路,简称逻辑门或门电路。

例与门、或门、非门、与非门、或非门

逻辑门有两种输出状态:

高电平(逻辑1)

低电平(逻辑0)

;逻辑门的表示方法:;逻辑门国家标准符号旧教材使用符号;二、三态门

;三态门比逻辑门增加了一个控制端EN(又称使能端),

当控制端有效时,三态门处于工作态,否则处于高阻态。;ENAY

000

011

10高阻

11高阻;高阻态的特点

处于高阻状态的三态门,

其输出端既不会有电流流出,也不会有电流流入,

如果与总线相连,此时三态门电路仍连在总线,

但电气上与总线处于断开状态,对总线上的信号无影响上。;用于增强总线的负载能力。;单向(用于地址、控制总线的驱动)

双向(用于数据总线的驱动);

1G

2G;

G

DIR;四、锁存器(触发器);组合逻辑电路例:逻辑门、三态门、驱动器等。;DQ

CP;以D触发器为例;D触发器的特点:

当触发信号有效时,输出Q随输入D变化,即Q=D;

当触发信号无效时,即变成非触发信号后,

输出Q不随输入D变化,而保持非触发信号前的状态,Q=Q0

将非触发信号前的状态Q0锁存在Q中,故触发器又称为锁存器;按触发信号的不同,触发器分为:;总线传输率=总线工作频率?总线宽度/8/N

指8088CPU向I/O端口或存储器进行写数据时,

一、8088的两种工作模式

总线设计的好坏直接影响:

(AcceleratedGraphicsPort)

OE高阻控制STB触发控制

故8088CPU的指令周期可以不考虑取指时间。

IBMPC/XT总线插槽引脚信号

PC/XT总线插槽2

PC/XT总线插槽1

AD7~AD0地址/数据复用信号

低电平(逻辑0)

支持即插即用;多总线结构;3.高电平触发方式;五、三态锁存器;三态锁存器8282;第二节有关概念介绍;一、主频,外频,倍频系数;CPU的主频或内频指CPU的内部工作频率。

主频是表示CPU工作速度的重要指标,

在CPU其它性能指标相同时,主频越高,CPU的速度越快

CPU的外频或系统频率指CPU的外部总线频率。

倍频系数指CPU主频和外频的相对比例系数。

8088/8086/80286/80386的主频和外频值相同;

从80486DX2开始,CPU的主频和外频不再相同,

将外频按一定的比例倍频后得到CPU的主频,即:

CPU主频=外频×倍频系数

PC机各子系统时钟(存储系统,显示系统,总线等)是

由系统频率按照一定的比例分频得到。;外频性能指标8088CPU

频率f:1秒内的脉冲个数4.77MHz

周期T=1/f210ns

占空比:高电平在一个周期中的比例1:3;相邻两个脉冲之间的时间间隔,

称为一个时钟周期,又称T状态(T周期)。;CPU通过总线完成与存储器、I/O端口之间的操作,

这些操作统称为总线操作。;执行一个总线操作所需要的时间称为总线周期。;一个基本的总线周期通常包含4个T状态,

按时间的先后顺序分别称为T1、T2、T3、T4;执行一条指令所需要的时间称为指令周期。

执行一条指令的时间:

是取指令、执行指令、取操作数、存放结果所需时间的总和。

用所需的时钟周期数表示。;不同指令的执行时间(即指令周期)是不同的;

同一类型的指令,由于操作数不同,指令周期也不同;例2执行ADD[BX],AX包含:

1)取指令存储器读周期

2)取(DS

文档评论(0)

偶遇 + 关注
实名认证
内容提供者

个人介绍

1亿VIP精品文档

相关文档