数字逻辑电路三章触发器.pptxVIP

数字逻辑;3.4触发器;触发器的特点：;现态:输入信号作用前的状态，记作Qn和,一般简记

为Q和；

次态:输入信号作用后的状态，记作Qn+1和。

显然，次态是现态和输入的函数。;3.4.1基本R-S触发器;2.工作原理;表中d表示触发器次态不确定。该表又称为次态真值表。;因为R、S不允许同时为0，所以输入必须满足约束条件：

R+S=1(约束方程);二、用或非门构成的基本R-S触发器;逻辑功能

下表给出了由或非门构成的R-S触发器的逻辑功能。;3.4.2几种常用的时钟控制触发器;一、时钟控制R-S触发器;2．工作原理;注意！时钟控制R-S触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但依然存在如下两点不足：

●输入信号依然存在约束条件，即R、S不能同时为1；;二、D触发器;工作原理如下：

当无时钟脉冲作用（即C=0）时，控制电路被封锁，无论D为何值，与非门G3、G4输出均为1，触发器状态保持不变。

当时钟脉冲作用（即C=1）时，若D=0，则门G4输出为1，门G3输出为0，触发器状态被置0；若D=1，则门G4输出为0，门G3输出为1，触发器状态被置1。;三、J-K触发器;①J=0,K=0：触发器状态不变。

②J=0,K=1：若原来处于0状态，触发器保持0

状态不变；若原来处于1状态，触发器状态

置成0。即JK=01时，触发器次态一定为0

状态。

③J=1,K=0：若原来处于0状态，触发器状态

置成1；若原来处于1状态，触发器保持1态

不变。即JK=10时，触发器次态一定为1状

态。;归纳起来，J-K触发器的功能表如下表所示。;四、T触发器;T;因为在时钟脉冲作用期间，输入信号直接控制着触发器状态的变化。即当时钟C为1时，输入信号R、S发生变化，触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。;为了克服“空翻”现象，实际数字电路中使用的集成T触发器通常采用主从式结构或者维持阻塞结构。它们除了在性能方面的改进外，逻辑功能与上述触发器完全相同。;上面介绍了四种不同类型的时钟控制触发器，这些触发器之间可以进行逻辑功能的转换。

一般来说，在原触发器的输入端加上一定的转换逻辑电路，就可以构成具有新的逻辑功能的触发器。有关转换方法可参见教材中有关部分。