EDA多功能数字钟设计.docVIP

EDA多功能数字钟设计

PAGE

PAGE1

digitaltimer。

目录

一、设计要求…………3

二、工作原理…………3

三、基本计时电路子模块说明………5

1、脉冲发生模块…………………5

2、计时模块………7

3、译码显示模块…………………11

4、校分校时保持模块……………13

5、清零模块………15

6、整点报时模块…………………15

四、扩展模块…………16

1、消颤开关………16

五、总电路显示??????????????????????????????????????????????????17

六、调试、编程下载…………………18

七、实验总结………18

八、参考文献…………19

设计要求

设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、校时、校分、整点报时等基本功能。

数字钟的基本功能以及开关介绍：

（1）能进行正常的时、分、秒计时功能，最大计时显示23小时59分59

秒。

（2）分别由六个数码管显示时分秒的计时。

（3）K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。

（4）K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。

（5）K3是系统的校分开关，K3=0正常工作，K3=1时可以校分。

（6）K4是系统的校时开关，K4=0正常工作，K4=1时可以校时。

数字钟的附加功能以及开关介绍

（1）时钟具有整点报时功能，当时钟计到59’51”时开始报时，在59’

51”,59’53”,59’55”,59’57”时报时频率为500Hz,59’59”

时报时频率为1KHz。

（2）每个开关前都有消颤模块为开关消颤。

仿真与验证

用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能

进行验证。

二、工作原理

数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时保持电路和清零电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分保持电路对时、分、提供校时，内含有保持电路，当保持电路作用时，系统停止计时并保持时间不变；清零电路作用时，系统的分秒时同时归零。

译码显示电路

译码显示电路

报时电路脉冲发生电路计时电路

报时电路

脉冲发生电路

计时电路

保持电路校分校时电路清零电路

保持电路

校分校时电路

清零电路

清零开关k2保持开关k1

清零开关k2

保持开关k1

校分开关k3

校分开关k3

校时开关k4

数字计时器基本功能是计时，因此首先需要获得具有精确振荡时间的脉振信号，以此作为计时电路的时序基础，实验中可以使用的振荡频率源为48MHZ，通过分频获得所需脉冲频率（1Hz,1KHz,500Hz）。为产生秒位，设计一个模60计数器，对1HZ的脉冲进行秒计数，产生秒位；为产生分位，通过秒位的进位产生分计数脉冲，分位也由模60计数器构成；为产生时位，用一个模24计数器对分位的进位脉冲进行计数。整个数字计时器的计数部分共包括六位：时十位、时个位、分十位、分个位、秒十位和秒个位。

显示功能是通过数选器、译码器、码转换器和7段显示管实现的。因为实验中只用一个译码显示单元，6个7段码（用于显示时分秒），所以通过4个7选一MUX和一个3-8译码器配合，根据计数器的信号进行数码管的动态显示。

清零功能是通过控制计数器清零端的电平高低来实现的。只需使清零开关按下时各计数器的清零端均可靠接入有效电平（本实验中是低电平），而清零开关断开时各清零端均接入无效电平即可。

校分校时功能由防抖动开关、逻辑门电路实现。其基本原理是通过逻辑门电路控制分计数器的计数脉冲，当校分校时开关断开时，计数脉冲由低位计数器提供；当按下校分校时开通时，有恒定的1Hz脉冲提供恒定的进位信号，计数器在此脉冲驱动下可快速计数。为实现可靠调时，采用防抖动开关克服开关接通或断开过程中产生的一串脉冲式振动。

保持功能是通过逻辑门控制秒计数器使能端实现的。按下开关或是校分校时时保持，正常情况下