集成电路版图设计.pdfVIP

《集成电路版图设计》

课内实验

学院：信息学院

专业班级：

学号：

学生姓名：

指导教师：

模拟集成电路版图设计

集成电路版图是电路系统与集成电路工艺之间的中间环节，是一

个不可少的重要环节。通过集成电路的版图设计，可以将立体的电路

系统变为一个二维的平面图形，再经过工艺加工还原于基于硅材料的

立体结构。因此，版图设计是一个上承的电路系统，下接集成电路芯

片制造的中间桥梁，其重要性可见一斑。但是，集成电路版图设计是

一个令设计者感到困惑的一个环节，我们常常感到版图设计似乎没有

什么规矩，设计的经验性往往掩盖了设计的科学性，即使是许多多年

版设计经验的人有时候也说不清楚为何要这样或者那样设计。在此，

集成电路版图设计是一门技术，它需要设计者具有电路系统原理与工

艺制造方面的基础知识。但它更需要设计者的创造性，空间想象力和

耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日异

月新的集成电路发展密切关注和探索。一个优秀的版图设计者对于开

发超性能的集成电路是极其关键的。在版图的设计和学习中，我们一

直会面临

匹配技术

降低寄生参数技术

熟悉电路作用（功能，频率）

电流密度的计算（大电流和小电流的电流路径以及电流流向）

等这些基本，它们也是最重要的问题。

版图的设计，从半导体制造工艺，到最后的后模拟过程都是非常关键

的，里面所涉及的规则有1500——2000条，一些基本问题的解决方

法和设计的调理化都将在下面提及。

模拟集成电路版图设计流程：

阅读研究报告

理解电路原理图

了解电路的作用

熟悉电流路径晶大小

知道匹配器件

明白电路中寄生，匹配，噪声的产生及解决方案

对版图模块进行平面布局

对整个版图进行平面布局

熟练运用cadence软件进行版图绘制

Esd的保护设计

进行drc与lvs检查

整理整个过程中的信息时刻做记录

注意在设计过程中的交流

版图检查与验

总体版

布局布

较大的功能

布局布

较小的功能

布局布

单元库中基本单

布图规

集成电路制造工艺

双极工艺：

Cmos（p阱）工艺：

版图设计经验总结：

1查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为

0.025.

2Cell名称不能以数字开头.否则无法做DRACULA检查.

3布局前考虑好出PIN的方向和位置

4布局前分析电路，完成同一功能的MOS管画在一起

5对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横

有竖。

6对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n

井分开.混合信号的

路尤其注意这点.

7在正确的路径下(一般是进到~/opus)打开icfb.

8更改cell时查看路径,一定要在正确的library下更改,以防copy过来

的cell是在其他

library下,被改错.

9将不同电位的N井找出来.

10更改原理图后一定记得checkandsave

11完成每个cell后要归原点

12DEVICE的个数是否和原理图一至(有并联的管子时注意)；各

DEVICE的尺寸是否和原理图一至。一般在拿到原理图之后，会对布

局有大概的规划，先画DEVICE，(DIVECE之间不必用最小间距,根

据经验考虑连线空间留出空隙)再连线。画DEVICE后从

EXTRACTED中看参数检验对错。对每个device器件的各端从什么

方向,什么位置与其他物体连线必须先有