第2章 单片机芯片的基本结构.ppt

第2章 单片机芯片的基本结构 2.1 MCS—51系列单片机逻辑结构 2.2 MCS—51单片机存储器及存储空间 2.3 并行输入/输出接口 2.4 MCS-51单片机的时钟电路与时序 2.5 MCS-51单片机的工作方式 MCS—51系列单片机的内部结构框图如图2―1所示。 分析图2―1, 并按其功能部件划分可以看出, MCS—51系列单片机是由8大部分组成的。图2―2为按功能划分的MCS—51系列单片机内部结构简化框图。 这8大部分是: · 一个8位中央处理机CPU。 · 128个字节（MCS—52子系列为256字节）的片内数据存储器RAM。 ·4 KB（MCS—52子系列为8 KB）的片内程序只读存储器ROM或EPROM（8031和8032无）。 ·18个（MCS—52子系列为21个）特殊功能寄存器SFR。 ·4个8位并行输入输出I/O接口: P0口、 P1口、 P2口、 P3口（共32线）, 用于并行输入或输出数据。 · 1个串行I/O接口。 ·2个（MCS—52子系列为3个）16位定时器/计数器。 · 1个具有5个（MCS—52子系列为6个或7个）中断源, 可编程为2个优先级的中断系统。 它可以接收外部中断申请, 定时器/计数器中断申请和串行口中断申请。 中央处理器CPU 中央处理器是单片机内部的核心部件, 它决定了单片机的主要功能特性。 它由运算部件和控制部件两大部分组成。 运算部件 运算部件是以算术逻辑单元ALU为核心, 加上累加器A、 寄存器B、 暂存器TMP1和TMP2、 程序状态寄存器PSW及专门用于位操作的布尔处理机组成的（见图2―1）, 它能实现数据的算术逻辑运算, 位变量处理和数据传送操作。 1. 算术逻辑单元ALU与累加器ACC、 寄存器B 算术逻辑单元ALU不仅能完成8位二进制数的加（带进位加）、 减（带借位减）、 乘、 除、 加1、 减1及BCD加法的十进制调整等算术运算,还能对8位变量进行逻辑“与”、 “或”、 “异或”、 求补、 清零等逻辑运算, 并具有数据传送, 程序转移等功能。 累加器ACC简称累加器A, 为一个8位寄存器, 它是CPU中使用最频繁的寄存器。 进入ALU作算术和逻辑运算的操作数多来自于A, 运算结果也常送回A保存。 寄存器B是为ALU进行乘除法设置的。 CY（PSW.7）——进位标志位。 AC（PSW.6）——辅助进位（或称半进位）标志。 F0（PSW.5）——由用户定义的标志位。 RS1（PSW.4）、 RS0（PSW.3）——工作寄存器组选择位。 OV（PSW.2）——溢出标志位。 由硬件置位或清零。 PSW.1——未定义位。 P（PSW.0）——奇偶标志位。 3. 布尔处理机 布尔处理（即位处理）是MCS—51单片机ALU所具有的一种功能。 单片机指令系统中的布尔指令集（17条位操作指令）, 存储器中的位地址空间, 以及借用程序状态标志寄存器PSW中的进位标志CY作为位操作“累加器”, 构成了单片机内的布尔处理机。 历年试卷 8051单片机的内部硬件结构包括了： 、 、 、 以及片内数据存储器、片内程序存储器、并行I/O口、位处理器等部件，这些部件通过 相连接。(0707)(0801) CPU 时钟电路 中断控制系统 串行口 内部数据总线 8051单片机的内部硬件结构包括了： ， ， ， 以及并行I/O口、串行口、中断控制系统、时钟电路、位处理器等部件，这些部件通过 相连接。(0901) CPU 片内RAM 片内ROM 定时/计数器（顺序不限） 内部数据总线 2.1.2单片机外部引脚说明 MCS—51系列单片机芯片均为40个引脚, HMOS工艺制造的芯片采用双列直插（DIP）方式封装, 其引脚示意及