单片机接口技术及其应用1.doc

《计算机接口技术及其应用》 本课程是在学习了《MCS51单片机原理及应用设计》课程基础上开设的，故第一章首先复习MCS51单片机有关基础知识。本课程学时54（或40）。 目录： 第一章 MCS51单片机基础知识 第二章 MCS51单片机存储器的扩展 第三章 MCS51单片机I/O接口的扩展 第四章 单片机与键盘/显示器接口（＊） 第五章 单片机与A/D、D/A转换器接口技术（＊） 第六章 微机串行通信接口技术 第七章 微机并行通信接口技术 第八章 微机USB通用串行接口总线技术（＊） 第九章 CAN总线接口技术 第十章 单总线（1-Wire）接口技术 第十一章 嵌入式Internet技术 参考文献 1．张毅刚编著.《MCS-51单片机应用设计》哈尔滨工业大学出版社 2．胡汉才编著.《单片机原理及其接口技术》清华大学出版社 3．李朝青编著.《PC机及单片机数据通信技术》北京航空航天大学出版社 4．何立民编著.《I2C总线应用系统设计》北京航空航天大学出版社 5．张念淮编著.《USB总线接口开发指南》国防工业出版社 6．谢瑞和编著.《串行技术大全》清华大学出版社 7．Jan Axelson著.《并行端口大全》中国电力出版社 8．邬宽明编著.《CAN总线原理和应用系统设计》北京航空航天大学出版社 9． MAX232、MAX1487(MAX1483) 、MAX7219芯片资料 10． 93CXX芯片资料 11． I2C Bus资料，24WCXX芯片资料 12． SJA1000 CAN控制器芯片资料 13． 1-Wire总线资料、DS1990A资料 MCS51单片机基础知识 §1.1 MCS51单片机硬件结构 引脚定义 中央处理单元CPU 程序状态字PSW，OV=CPCS。 指针 程序计数器PC指针；堆栈指针SP；数据指针DPTR。（R0、R1亦可构成地址指针） 存储器结构 MCS51存储器结构为哈佛结构，即程序存储器和数据存储器分开（分别编址），并有各自的寻址机构（、、）和寻址方式（MOVX、MOVC）。 诺依曼结构：只有一个存储器逻辑空间，即程序存储器和数据存储器地址同一编址，访问时用同一种指令。 MCS51存储器在物理上有四个存储空间： 片内ROM和片外ROM，其地址安排为：片内ROM 4KB、片外ROM 60KB或64KB。 片内RAM和片外RAM，其地址安排为：片内RAM128B（其中80H~FFH为SFR）、片外RAM 64KB。即程序存储器和数据存储器各自有64KB寻址范围。 存储器组织结构图P12，图2-6。 特殊功能寄存器SFR（21个）。分别定义各个功能单元： CPU：ACC，B，PSW，SP，DPTR（DPH、DPL）； 并行I/O口：P0，P1，P2，P3； 中断系统：IE，IP； 定时器/计数器：TMOD，TCON，T0（TH0、TL0），T1（TH1、TL1）； 串行口：SCON，SBUF，PCON。 并行I/O口 MCS51有4个8位并行接口，为P0，P1，P2，P3。每个口主要由四个部分组成：端口锁存器、输入缓冲器、输出驱动器和端口引脚。每一条I/O线都能独立地作输入或输出。 P0口：三态双向口（数据总线口），可作为低8位地址/数据总线分时复用口。P0口作为I/O口时，需外接上拉电阻，才可能驱动CMOS电路。 P1口：准双向口。 P2口：准双向口。可作为I/O口或输出高8位地址总线。 P3口：准双向口。双功能口见P19。 说明： 作为输出口用时，内部有锁存器，可以直接与外设相连。 作为输入口用时，有两种工作方式，即读锁存器和读引脚。 读锁存器：读端口锁存器—修改—写端口锁存器特性。在指令中，当目的操作数为I/O口时，即为“读—修改—写”特性。常见有逻辑运算、位操作等指令中。 如： ANL P1，#0FH 读引脚：真正地把端口引脚的数据读入内部数据总线。在指令中，当源操作数为I/O口时，即为读引脚。 如： MOV A，P1 当端口引脚作为输入口时，首先应向相应的端口锁存器写“1”，将驱动场效应管截止，引脚信号直接加到输入缓冲器，才能执行读引脚指令。 内部资源 （1）定时器/计数器：两个16位定时器/计数器T0和T1。 （2）中断源：5个中断源，两个中断优先级，可以实现两级中断服务程序嵌套。 （0003H）， T0（000BH）， （0013H）， T1（001BH）， 串行口（0023H）。 （3）串行口：全双工的串行口。 §1.2 MCS51单片机定时器/计数器 1．定时器/计数器工作方式 P44 方式0：13位定时器/计数器 方式1：16位定时器/计数器 方式2：自动重装8位定时器/计数器