同步序向电路(Synchronous Sequential Circuits).pptVIP

第5章 同步序向電路(Synchronous Sequential Circuits) 5-6同步序向電路的設計程序 (design procedure for synchronous sequential circuit) 同步序向電路的設計程序 具有D型正反器的連續檢測器( Sequence detector with D flip-flop) 具有D型正反器的連續檢測器( Sequence detector with D flip-flop) 具有D型正反器的連續檢測器( Sequence detector with D flip-flop) 具有D型正反器的連續檢測器( Sequence detector with D flip-flop) 具有D型正反器的連續檢測器( Sequence detector with D flip-flop) 具有D型正反器的連續檢測器( Sequence detector with D flip-flop) J-K型正反器的序向電路設計( Sequence circuit design with J-K flip-flop) J-K型正反器的序向電路設計( Sequence circuit design with J-K flip-flop) J-K型正反器的序向電路設計( Sequence circuit design with J-K flip-flop) J-K型正反器的序向電路設計( Sequence circuit design with J-K flip-flop) J-K型正反器的序向電路設計( Sequence circuit design with J-K flip-flop) J-K型正反器的序向電路設計( Sequence circuit design with J-K flip-flop) 具有T型正反器的3位元二進位計數器( 3-bit binary counter with T flip-flop) 具有T型正反器的3位元二進位計數器( 3-bit binary counter with T flip-flop) 具有T型正反器的3位元二進位計數器( 3-bit binary counter with T flip-flop) 具有T型正反器的3位元二進位計數器( 3-bit binary counter with T flip-flop) 具有T型正反器的3位元二進位計數器( 3-bit binary counter with T flip-flop) * 第五章 同步序向電路 5-6同步序向電路的設計程序 * 依據系統的要求制定規格 ?畫出狀態圖 ? 選擇所要使用的正反器? 列出狀態表? 推導輸入及輸出方程式?畫出系統的邏輯電路圖 同步序向電路是由正反器和組合電路所構成，一個同步序向電路的完整設計步驟如下： 例1：設計一個電路，假如輸入端有連續3個或超過3個以 上的1進來，則輸出為1；否則輸出為0。 (1).制定規格： 一個輸入x接收信號。 一個輸出y指示是否產生連續3個以上的1。 兩個正反器A和B去標示4種情況。 1.輸入為0。 2.輸入端產生1個連續的1。 3.輸入端產生2個連續的1。 4.輸入端產生3個或3個以上連續的1。 (2).畫出狀態圖： 代表輸入為0。 代表輸入端產生1個連續的1。 代表輸入端產生2個連續的1。 代表輸入端產生3個或3個以上連續的1。 輸入 輸出 (3).選擇所要使用的正反器： 兩個D型正反器被選擇來設計此電路。 (4).列出狀態表： (5).推導輸入方程式： (5).推導輸入方程式：(續) (6).畫出系統的邏輯電路圖： 激勵表(excitation table) D型正反器的序向電路之設計過程要比J-K型或T 型正反器的序向電路之設計過程要來的簡單，其主要的原因在於D型正反器的輸入方程式等於狀態方程式，因此輸入方程式可以直接從次一狀態所獲得。 對於J-K型正反器或T型正反器而言，卻沒有這樣的條件，因此如果我們要獲得J-K型正反器或T 型正反器的輸入方程式，首先必須先建立狀態表與輸入方程式之間的函數關係，而這關係我們稱之為激勵表。 激勵表用來解釋一個已知的狀態改變時所需要的輸入情況。 激勵表(excitation table) J-K型正反器的激勵表： J-K型正反器特性表 J-K型正反器激勵表 激勵表(excitation table) T型正反器的激勵表： T型正反器特性表 T型正反器激勵表 例2：假設已知系統使用兩個正反器A及B去設計一序向電路，並且其狀態表如