基于AltiVec技术的浮点乘加单元的设计.pdfVIP

下载本文档

15
0
约 4页
2017-09-28 发布于江苏
举报
版权申诉

基于AltiVec技术的浮点乘加单元的设计.pdf

1、本文档共4页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

中图分类号：TP39 文献标识码：A 文章编号：1671—4598(2010)01—0153—04 淫占，J ，I、基于AltiVec技术的乘加单元的设计赵明亮，樊晓桎，黄小平，姚涛 (西北工业大学航空微电子中心，陕西西安710065) 处理；设计采用了一种半并行的结构，与传统的全并行结构相比可以节省一半的硬件面积；时钟频率为266MHz时，java模式下5拍可以完成，非java模式下4拍可以完成。关键词：AhiVec；浮点乘加器}java模式；预规格化 of FusedUnit DesignFloating-PointMultiply—Add BasedonAltiVec Technology Zhao Tao Mingliang，FanXiaoya，HuangXiaoping，Yao (AviationMieroelectronicsCenterinNorthwestern 710065，China) PolytechnicalUniversity。Xi’an Abstract：AhiVeeisanextensiontothePowerPCInstructionSetArchitecturetoenhancethe invector technology performanceprocess— fused(MAF)unitisamain ofthevector unit．This avector ing．Floating—pointmultiply-add component processing paperpresents floating- MAF is structuretOdealwithdenormalized point unitbasedonAltiVectechnology．Pre-normalizationaddedtotraditional logic floating-point numberin also a structuretoconstructthevector MAF itwillhavea javamode．It unit，and 50％redue— proposessemi—parallel floating—point tioninarea withtraditional structure．Itneedfiveclock in clock in compared full-parallel javamode，fourcyclesnonjavamode，under cycles clockrateof266MHZ． Keywords：AhiVec；floating-pointmultiply-addfused；javamode；pre-normalization O 引言 l单精度浮点乘加部件设计 AhiVec技术是