基于DSP、CPLD和单片机的高速数据采集装置设计.pdfVIP

第27卷第5期 电力自动化设备 V01．27No．5 ElectricPowerAutomation Mav2007 @2007年5月 Equipment 基于DSP、CPLD 和单片机的高速 数据采集装置设计 严志强，王 雨，任开春，刘 浏，王永民 (重庆通信学院电力工程系，重庆400035) 摘要：为满足数据采集过程中对频率和分辨率等技术指标方面上的更高要求，设计了一种高速数 据采集装置。该装置利用2片A／D芯片将输入的电压、电流模拟信号转换为数字信号，送往复杂 给PC机。分析了高速DSP的引导装载过程．并利用单片机实现了DSP程序的引导装载功能。通过 在模拟雷击实验和继电器实验中的应用．表明该装置能够提供高速的数据采集和数据传送功能．性 能可靠。 关键词：数据采集；DSP；CPLD；单片机 中图分类号：TN911．72 文献标识码：B 随着技术的发展．人们对电力自动化设备数据 通道约为222mW。该器件在70MHz时的信噪比 采集的频率和分辨率等技术指标提出了更高的 (SNR)为73 dB； 要求。为此，设计了一种高速数据采集装置。 在高达140 80 dB。LTC2299采用9mm×9 1硬件系统组成 封装。 使用高速A／D转换芯片的难点是产生合理的 系统的硬件组成如图1所示。 控制时序。LTC 用模式(multiplexing data (separatebus)。采用复用模式时的控制时序 如图2(a)所示．采用非复用模式时的控制时序如图 2(b)所示。 在设计的高速采集系统中．为节约CPLD的端 图1系统的硬件结构 口。采用复用模式控制时序。控制时序是由CPLD Hardwarestmctureofdevice Fig．1 产生的． 系统将电压和电流模拟信号进行调理后．分别由 2片A／D芯片转换为数字信号．送往复杂可编程逻辑 3 器件(CPLD)．并利用2组RAM实时存储采集数据。 Silieon 系统的RAM采用Integrated CPLD产生A／D芯片的控制时序．以及2组RAM 的IS6lLV51216。它是512K×16bit高速异步静态 的读写控制时序。数字信号处理芯片(DSP)mm]输出 RAM。在所设计的高速采集系统中．将IS61LV51216 控制A／D转换的原始信号．并通过CPLD读写R