549-第2章80868088系统硬件结构.pptVIP

第2章 8086/8088系统硬件结构 2.1 8086 CPU的结构特点 2.2 8086寄存器结构 2.3 8086/8088的内部结构 8086/8088CPU内部的两大功能结构为总线接口单元BIU(Bus Interface Unit)和指令执行单元EU(Execution Unit)。 一、EU EU单元负责指令的执行，由算术逻辑单元ALU、标志寄存器FLAGs、通用寄存器及EU控制器等组成，主要进行16位的各种运算及有效地址的计算。 EU不与计算机系统总线(外部总线)相关，而从BIU中的指令队列取得指令。这个指令队列中，存放着BIU预先由存储器中取出的若干个字节的指令(8088为4个字节，8086为6个字节长队列)。 二、BIU BIU单元用来实现EU的所有总线操作。它由地址加法器，段寄存器CS、DS、SS、ES，指令指针IP，指令队列缓冲器和总线控制逻辑组成。 BIU负责CPU与存储器或外部设备之间的信息交换。 在8086/8088中，由于BIU和EU是分开独立工作的，所以取指令和执行可以同时进行。 将取指令部分和执行指令部分分开的好处是，在EU执行指令的过程中，BIU可以取出多条指令放入指令流队列中。当EU执行完一条指令后，就可以立即执行下一条指令，从而减少了CPU为取指令而等待的时间，提高了运算的速度。 第2章 8086/8088系统硬件结构 见教材2.3~2.4 3000 800(20条指令/时钟周期) CPU:2.5K Cache:30K 0.13 Itanium 64 2002 七 300 133-200 166-233 233-450 450-1200 1300-2400 550 450 750 850 4200 0.6 0.6 0.35 .25-.13 .18-.13 P/Pro P/MMX PII PIII P4 32 1995 1996 1997 1999 2001 六 100-200 60-200 330 0.6-0.8 Pentium 32 1993 五 6-12 20-40 16-33 25-66 27.5 120 1-2 80386 80486 32 1985 1989 四 1 1-2 4.77-10 8-16 2.9 13.4 2-3 8086/8088 80286 16 1978 1982 三 0.5 2-4 0.5 20 8080 8 1974 二 0.05 1 0.2 0.3 50 4004 8008 4 8 1971 1972 一 速度 (MIPS) 时钟频率 (MHz) 晶体管数 (万个) 线宽 (?m) 型号 字长 (bits) 发表 年份 代 2.1 8086 CPU的结构特点 1、8086在结构上引入了两个重要概念：并行流水线和存储器分段，并在Intel系列微处理器的升级换代中一直被沿用和发展。 对内存空间实行分段管理： 每段大小为16B～64KB 用段地址和段内偏移实现对1MB空间的寻址 设置段基址寄存器指示段的首地址 2、 8086数据总线和低16位地址总线采用分时复用方式。 ３、支持多处理器系统。 80486DX以后的CPU均将数学协处理器作为标准部件集成到CPU内部。 EU BIU 8086CPU内部寄存器结构 2.2 8086寄存器结构 通用寄存器组包括4个数据寄存器AX、BX、CX、DX；4个地址指针寄存器SP、BP、SI、DI。 在8086/8088CPU中，可把寄存器分成通用寄存器和专用寄存器两大类。 1、数据寄存器：用来存放操作数及中间结果的通用寄存器。 一、通用寄存器组 16位寄存器：AX,BX,CX,DX,SP,BP,SI,DI 8位寄存器：AH,AL,BH,BL,CH,CL,DH,DL 有些寄存器有特殊功能 数据寄存器特有的习惯用法 AX（AL）：累加器，多用于存放中间运算结果。所有I/O指令必须都通过累加器与接口传送信息 。 BX：基址寄存器，在间接寻址中用于存放基地址。 CX：计数寄存器，用于在循环或串操作指令中存 放循环次数或重复次数。 DX：数据寄存器，在32位乘除法运算时，存放高16位数；在间接寻址的I/O指令中存放 I/O端口地址。 用于存放操作数的地址，编程时通过修改寄存器的内容达到修改地址的目的。 2、地址指针寄存器 变址寄存器：常用于指令的变址寻址。在串操作指令中，用SI存放源操作数的偏移地址，用DI存放目标操作数的偏移地址。 SP:堆栈指针，指示堆栈段（SS）中的栈顶位置，专门用于数据进栈和出栈的位置指示。 BP:基址指针，指示堆栈段中一个数据区中的基址位置。 SI：源变址寄存器 DI：目标变址寄存器 BX：基址寄存器。在间接寻址中用于存放基地址。 用于存放