609-结构篇.ppt

结构篇 嵌入式处理器体系结构 RISC处理器的基本技术 ARM处理器基本结构 第五章 ARM体系结构 5.1 ARM处理器的RISC结构 5.2 ARM总线—AMBA2.0 5.3 ARM处理器的存储器层次 5.4 ARM处理器中断异常处理 5.5 ARM处理器的寄存器组织 5.6 ARM处理器CPU组织结构 5.7 基于JTAG的ARM调试系统 5.8 ARM系列综述 5.1 ARM处理器的RISC结构 了解精简指令集计算机与复杂指令集计算机的概念与不同 1. 为什么要使用RISC CISC的问题 复杂的寻址模式 复杂的指令操作 RISC的产生 2. RISC结构应用的开始 通过对CISC结构的使用分析，对其寻址方式使用和指令操作使用进行统计，从而更新了指令集的设计思路 主要存储器寻址方式总结 80x86指令操作的总结 体系结构的设计人员希望能够设计一个相对简单的指令集就能完成所需要的工作。 4. ARM处理器体系结构 特点 RISC处理器结构 Load/Store结构； 32位定长指令； 大通用寄存器组（GPRs），至少16个以上； 哈弗结构，采用ICache和DCache； Thumb指令集使用 提高代码密度，降低程序存储器需求。 多种处理器状态模式 用户、FIQ、IRQ、管理、终止、系统和未定义7种模式 嵌入式在线仿真调试逻辑 AMBA片上总线提供丰富灵活的接口 低功耗设计 5.2 ARM的片上总线结构 ——AMBA总线 1. 计算机总线 计算机是由一组相互间通信的基本部件（CPU、存储器、I/O）通过总线连接起来的基本模块网络 1. 1 高性能总线结构 传统的多总线结构 现代高性能总线结构 PC机主板上的总线结构形式 2. 计算机总线典型的控制信号 1. 存储器写（Memory Write） 2. 存储器读（Memory Read） 3. I/O写 （I/O Write） 4. I/O读 （I/O Read） 5. 传输应答 （Transfer ACK） 6. 总线请求 （Bus Request） 7. 总线允许 （Bus Grant） 8. 中断请求（Interrupt Request） 9. 中断响应 （ Interrupt ACK） 10. 时钟 （clock） 11. 复位 （Reset） 3.片上总线技术 片上总线（OCB）产生背景 OCB应用目的 使得SOC芯片上不同的IP核的连接实现标准化 主要的OCB总线标准 CoreConnect (IBM ) AMRA (ARM ) Wishbone (Silicore) 4. AMBA ( Advanced Microcontroller Bus Architecture) 总线标准 AMBA标准定义了3种总线结构： AHB（ Advanced High-performance Bus）： 连接高性能系统模块，支持突发书记传输方式和单个数据传输方式，所有时序参考同一个时钟延。 ASB （ Advanced System Bus ）： 连接高性能系统模块，支持突发书记传输方式 APB（ Advanced peripheral Bus ）： 是一个简单接口，支持低性能的外围接口 AMBA总线逻辑图 5. 先进系统总线（ASB）标准 ASB连接高性能系统模块，实现如下特性： 迸发传输； 流水线传输操作； 多总线主设备； ASB总线设计的模块组成 ASB主设备 ASB从设备 ASB解码器 ASB仲裁器 6. 先进高性能总线（AHB）标准 AHB解决高性能同步设计需求，支持多个主设备并提供高带宽操作： 迸发传输； 分离事务总线实现； 单周期总线主设备移交； 单周期边界操作； 非三态实现； 宽数据总线配置(64~128bit). 7. 先进外设总线（APB）标准 APB是AMBA层次总线的一部分，作为二级总线使用。 APB桥 作为系统总线的一个从模块； 主要处理总线握手（handshake）和外设总线的控制信号重定时； 提供对所有地址、数据和控制信号的锁存； 提供二级解码，为APB外设产生从设备选择信号； APB设计要求在时钟上升沿发生信号转换： 容易完成高速操作； 简化静态时序分析； 更好的适应多种ASIC库的需求； APB上所有的设备都是APB从设备。 8. 先进系统总线（ASB）信号描述 9. 先进外设总线（APB）信号描述 10. AMBA总线的测试 测试接口控制器 (Test Interface Controller) AMBA用TIC提供模块测试的途径，允许外部测试者作为ASB总线的主设备来分别测试总线上的各个模块。 10. AMBA总线的测试 TI