- 1、本文档共7页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于LabVIEW和ARM嵌入式数据采集与远程传输控制系统
基于嵌入式网络的远程数据采集系统具有不受地理环境、气候、时间的影响,小型便携,使用灵活方便,交互操作性好,传输速率高,可靠性高,功耗低和移动性好等优点。目前常用的嵌入式CPU中,ARM由于性价比在同类产品中比较突出,目前用得越来越多,尤其是结合开源的嵌入式Linux操作系统以后,更是得到越来越多设计者的青睐。LabVIW作为一种功能强大,简单易用和设计灵活的图形化编程语言,已经广泛地被工业界、学术界和研究实验室所接受,越来越多地应用在虚拟仪器、测试测量、数据分析、信号处理以及远程控制中。本设计中,远程数据采集系统采用基于ARM和嵌入式Linux的方案来实现。采用高性能的ARM嵌入式微处理器Samsung S3C2440作为系统的核心,结合数据采集、下变频、存储模块,实现了数据高速实时采集。同时,利用处理器外部配备的以太网控制器CS8900完成与主机上运行的LabVIEW服务器通信,实现数据的传输与系统的远程控制。
1 系统整体结构
采用SamsungS3C2440作为前端数据采集系统的核心控制器件。系统的整体设计任务分为信号采集与下变频、数据存储与传输、信号显示与处理分析等。整体设计方案构架见图1。信号采集部分采用ADI公司的AD9244完成,AD9244是一款14 bit,40/65 MSPS的高性能ADC。为了满足AD9244差分输入的要求,在信号的输入端配合了AD8138低失真单端转差分ADC驱动芯片。信号采集完成后,送至ADC6620正交数字下变频器(Digital Down Conversion,DDC)处理,经过抽取和滤波后的I,Q两路正交信号在其输出的数据有效以及I/Q指示信号的配合下,由FPGA产生静态随机存取存储器(static Random Access Memory,SRAM)存储时序并存储至64 K×16 bit的SRAM中。
在FPGA中主要完成SRAM读写时序产生、SRAM读写地址生成、数据通道选择等工作,FPGA中的逻辑在一个16 bit的控制字寄存器的控制下有序地工作。当SRAM中存储一定量的数据后产生中断信号,提示ARM将数据取走。为了提高系统的速度,ARM采用直接数据存储(Direct Memory Address,DMA)方式读取数据。之后运行在ARM上的客户端程序将数据通过网络发送给远程主机。远程主机上的LabVIEW服务器程序对收到的数据进行显示、频谱分析、存储回放等处理,同时远程主机的控制信号以及为下变频器ADC6620设计的滤波器文件也可以通过网络发送给客户端,实现远程控制。
2 现场数据采集系统的硬件设计
2.1 ADC设计
外部模拟信号从SMA(Sub Miniature-A)接口输入,隔离直流后进入AD8138 ADC驱动芯片,AD8138将单路输入信号变成两路差分信号,送至AD9244转换。AD9244中几个重要引脚的含义及接法:
a)CML(Common Mode Reference):串联一个0.1μF的电容后接地。
b)DCS(Duty Cycle Stabilizer):接+5 V电源时表示转换时钟为50%占空比,接地表示转换时钟的上升沿与下降沿均由外界控制。本设计中DCS接+5 V电源。
c)SENSE(Internal Reference Control):接地时将输入信号峰峰值的范围限制为1 V,接VREF时将输入信号峰峰值的范围限制为2 V。本设计中SENSE接VREF。
d)DFS(Data Format Select):接+5 V电源时输出数据格式为补码,接地时为直接二进制码输出。由于ADC6620将其输入数据解释成补码,本设计中DFS接+5 V电源。
2.2 ADC6620设计
AD6620的任务是将高速数据流变成当前可实时处理的中低速数据流。在本设计中,AD6620数据输入端代表指数含义的3位(EXP0~EXP2)接地,且工作在单输入通道模式下(A/B=3.3 V),以模式0接收来自于ARM的配置信息(MODE=GND),采用并行方式输出数据(PAR/SER=3.3 V)。
2.3 其它设计
本设计所采用的ARM开发板是由广州友善之臂公司所生产的QQ2440V3,其上有一个44针的系统总线接口,它与FPGA连接起来完成数据与控制信息的传输。FPGA与SRAM的设计比较简单,这里不再赘述。
3 数据采集系统的软件设计
为完成系统任务,需要实现几个方面的软件设计:
a)正交数字下变频器AD6620滤波器以及控制寄存器设计。
b)在FPGA上实现系统控制、SRAM读写地址生成、数据通道选择等功能的Verilog HDL程序。
您可能关注的文档
最近下载
- 2024年北京市公安局顺义分局勤务辅警、流动人口管理员招聘考试题库(含答案).pdf VIP
- GB_T 9441—2021《球墨铸铁金相检验》标准解读.pdf VIP
- 精编人教版五年级上册数学第一单元试卷(含解析).docx VIP
- 英语时态专项练习.doc
- Pierce交联磁珠式免疫沉淀免疫共沉淀试剂盒.PDF
- (11)免疫调节——2024年九省联考+2023年四省联考+2021年八省联考生物专项精编.docx VIP
- GB/T 19812.6-2022塑料节水灌溉器材 第6部分:输水用聚乙烯(PE)管材.pdf
- 低空经济装备制造产业园项目可行性报告(模板范文).docx
- 2023年成人本科学位英语考前真题及答案.docx
- 2018年新国家开放大学报名登记表系统表.pdf VIP
文档评论(0)