dds工作原理.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电磁无损检测中信号发生器的设计与实现 [日期:2005-6-24] 来源:国外电子元器件?? 作者:彭国标 [字体:大 中 小] ????摘要:在电磁无损检测系统中,信号频率及其稳定性对检测效果影响很大,为了解决该难题,文中给出了一种应用DDS技术设计的新型信号发生器解决方案。该信号发生器具有频率精度高、稳定性好、分辨率高的特点,有利于提高电磁无损检测的效果。 ????关键词:电磁无损检测;信号发生器;直接数字频率合成 电磁无损检测(如涡流)是基于电磁感应原理的无损检测技术。当载有交变电流的检测线圈靠近导体时,由于交变电流在周围空间中会产生交变磁场,因而在被测试件(导体)表面产生趋肤效应并感应出交变电流。通过优化设计可使被测试件表面电流达到均匀分布,从而使周围磁场也达到均匀,而当被测试件表面有缺陷时,电流就会发生畸变,均匀磁场随之发生变化,这样,直接或间接测量出该磁场的变化,就能检测试件的缺陷。虽然人们在电磁无损检测方面已取得了许多进展,但仍有许多不尽人意之处,其中一个重要的因素便是检测系统信号的稳定性,这一点对测量结果会产生严重的影响。因为信号发生电路是整个检测系统的信号源,它的信号频率是否稳定将对整个检测系统的工作起十分关键的作用,信号频率不稳定会给信号的后续处理带来极大的困难,甚至使电磁检测难以进行。为了解决上述问题,笔者应用DDS技术设计了一个高稳定性信号发生器。 1 DDS的工作原理 直接数字合成(DDS-Direct Digital Synthesizer)是近几年发展起来的一种新的频率/波形合成技术。该技术具有频率分辨率高、转换速度快、信号纯度高、相位可控、输出信号无电流脉冲叠加、输出可平稳过渡且相位保持连续变化等优点。近年来在通讯、雷达、GPS、蜂窝基站、图像处理及HDTV等领域得到了广泛应用。 该技术是根据奈奎斯特取样定理,从连续信号的相位Φ出发,对一个正弦信号进行取样、量化、编码,然后将形成的正弦函数表存入ROM/RAM中,合成时则通过改变相位累加器的频率控制字来改变相位增量,相位增量不同将导致一个周期内取样点数的不同。因角频率ω=△φ·△t,故可在取样频率不变的情况下,通过改变相位累加器频率控制字的方法将这种变化的相位/幅值量化为数字信号,然后通过 D/A变换和低通滤波即可得到相位变化的合成模拟信号频率。 图2 ????图1是DDS的基本原理框图,它主要由四部分组成,第一部分为相位累加器,用于决定输出信号频率的范围和精度;第二部分为正弦函数功能表(波形存储器),用于存储经量化和离散后的正弦函数的幅值;第三部分为D/A转换,可产生所需的模拟信号;第四部分为低通滤波,用来减少量化噪声、消除波形尖峰。参考频率源是一个高稳定度的晶体振荡器,用以同步 DDS中各部件的工作,因此,DDS输出的合成信号的频率稳定度和晶体振荡器是一样的。从原理上还可看出,它是用高稳定的固定时钟频率来对所要合成的信号进行相位取样的,单位时间内取样量越大,则合成的频率越低。取样量的大小由可程控的频率设定数据决定。 2 DDS芯片AD7008的结构原理????图2中,参考频率CLOCK为整个合成器的工作频率,输入的频率字保存在频率寄存器0或1中,经32位相位累加后,再和相移寄存器累加以得到内部ROM的地址,然后经过内部ROM正弦波形表便可得到相应的幅度值,最后经过D/A转换和低通滤波器得到合成的正弦波。????3.1 89C52和AD7008接口设计????3.3 正交信号形成电路设计 AD7008为单片DDS集成芯片,其结构如图2所示。该器件内含32位相位累加器、正余弦查找表及10位DAC的DDS调制器,时钟频率可达20~50MHz;还内含两个10位乘法器、20位IQMOD寄存器及12位相位寄存器。除了可合成正弦波外,还可实现调频、调相、调幅及数字解调,同时提供了可与微机接口的并行和串行接口。 由于AD7008的相位累加器为32位,故2π=232,则△phase必须在0≤△phase≤232-1的范围内,每一时钟周期,32位累加器累加一个相位阶距,输出频率fout为: fout=△phasefclock/2 32 式中,fclock是参考频率。实际使用中,fout的上限取fclock的40%(考虑到相位噪声和杂散信号干扰 ) 即△phase上限取0.4×232。△phase可通过控制FSE-LECT从FREQ0、FREQ1中选择。尽管AD7008包含有32位相位累加器,但其输出仅为12位,因此没有必要也不可能用32位的分辨率。12位的相位数据经查询可转换成10位幅度信号。如果不要求调幅,IQ乘法器可以被旁路(CR2=0),而将正弦信号幅值直接送往DAC电路。通过外电阻Rset可对DAC满量程输出电流进行调节,公式如下: Iou

文档评论(0)

14576 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档