LED显示屏高速数据通讯接口设计.doc

LED显示屏高速数据通讯接口设计 本文阐述了利用CYPRESS公司EZ-USB FX2系列USB2.0集成芯片CY7C68013的高速Slave FIFO通用外部接口来实现PC机和LED点阵显示屏间数据通讯的设计方案，给出了其接口电路的硬件原理及底层软件的设计过程。 USB2.0；CY7C68013;FIFO;LED显示 １ 引言 ＬＥＤ显示屏具有亮度高，故障低、能耗少、使用寿命长、显示内容多样、显示方式丰富等优点，可广泛用于公路、金融、证券、车站、码头、体育场馆等公共场合，其显示数据通常来自上位ＰＣ机，这就要求有一个高速通道来传输大量的显示数据，ＵＳＢ２．０接口无疑是一个很好的解决方案。 ＵＳＢ由总线提供电源，传输时具有ＣＲＣ检错、纠错能力，能实现真正的实时热插拔，并支持多个外设连接到同一个连接器上，从而缓解ＰＣ系统资源冲突，这些突出的优点使得ＵＳＢ１．ｘ在ＰＣ机外部设备上得到了广泛的应用, ＵＳＢ２．０传输速度高达４８０Ｍｂ／ｓ，是ＵＳＢ１．ｘ的４０倍,并向下兼容ＵＳＢ１．ｘ。这样就使得快速大量的数据传输得以实现。 在此强调一下两个下文将要用到的概念：ＩＮ端点和ＯＵＴ端点。此处的ＩＮ、ＯＵＴ都是相对于上位ＰＣ机而言，ＩＮ端点指用来接收上位ＰＣ机数据的端点，ＯＵＴ端点则是往ＰＣ机发送数据的端点。２　ＣＹ７Ｃ６８０１３简述 带高速Ｓｌａｖｅ ＦＩＦＯ通用外部接口的ＣＹ７Ｃ６８０１３是ＣＹＰＲＥＳＳ公司推出的ＵＳＢ２．０集成微处理芯片，片上集成了ＵＳＢ收发器（ＳＩＥ）、增强型８０５１单片机（其指令系统与普通８０５１单片机完全兼容）及８ｋ程序存储区 共有４个支持ＵＳＢ２．０高速传输的“大”端点（２个ＩＮ端点和２个ＯＵＴ端点）和４ｋＢ片内ＲＡＭ该ＲＡＭ 可配置为４个“大”端点的ＦＩＦＯ，其中２个“大”端点可以配置为双、三、四缓冲区（ＦＩＦＯ），一个“大”端点最大可配置为２ｋＢ ＦＩＦＯ，更重要的是该芯片提供了两个用于实现ＵＳＢ２．０高速传输的可编程外部设备接口以及Ｓｌａｖｅ ＦＩＦＯ和ＧＰＩＦ，这２个通用外部接口可通过与４个“大”端点协调工作来实现ＵＳＢ２．０的高速传输，本文只讨论 Ｓｌａｖｅ ＦＩＦＯ可编程外部设备接口的应用。 ＣＹ７Ｃ６８０１３有５６ｐｉｎ、１００ｐｉｎ、１２８ｐｉｎ三种封装，其中５６ｐｉｎ已具备所有ＵＳＢ２．０功能，而１００ｐｉｎ则在５６ｐｉｎ基础上增加了更多Ｉ／Ｏ和更多ＧＰＩＦ模式下的控制信号，１２８ｐｉｎ又在１００ｐｉｎ基础上增加了用于扩充数据存储区的地址总线和数据总线。本应用就是基于可编程外部设备接口Ｓｌａｖｅ ＦＩＦＯ，大量数据传输可直接由ＦＰＧＡ处理而无需扩充外部数据存储区，在此选择最经济的５６ｐｉｎ ＣＹ７Ｃ６８０１３ 即可满足设计要求， 其体系结构如图１所示。３ Ｓｌａｖｅ ＦＩＦＯ简介 ＣＹ７Ｃ６８０１３ 虽然可以用内置增强型８０５１单片机直接处理ＵＳＢ２．０数据，但这样会受到单片机速度的限制而无法实现ＵＳＢ２．０的高速传输。通常为了解决这一矛盾，可使ＣＹ７Ｃ６８０１３的片上增强型８０５１单片机仅用于辅助处理ＵＳＢ设备请求和设备列举以及协调内部“大”端点和外部数据处理设备（如 ＦＰＧＡ，ＡＳＩＣ ＤＳＰ，ＩＤＥ等）的工作，这样ＵＳＢ数据流就可绕过慢速的８０５１单片机而直接从“大”端点ＦＩＦＯ进入快速外部主设备或从外部主设备进入“大”端点ＦＩＦＯ，以实现ＵＳＢ２．０高速传输。由于ＣＹ７Ｃ６８０１３“大”端点ＦＩＦＯ的读写是受外部数据处理设备控制的，所以这些ＦＩＦＯ称为 Ｓｌａｖｅ ＦＩＦＯ，上述这种实现ＵＳＢ２．０高速传输的模式称为 Ｓｌａｖｅ ＦＩＦＯ模式。４ ＣＹ７Ｃ６８０１３固件程序设计 为方便应用开发，ＣＹＰＲＥＳＳ 公司为ＣＹ７Ｃ６８０１３所属的ＥＺ－ＵＳＢ ＦＸ２系列提供了免费下载的Ｋｅｉｌ Ｃ环境下的ＵＳＢ固件库，以及Ｃ５１编写的固件构架程序和一些典型应用的范例程序，这使得开发者只需理解ＵＳＢ数据传输原理，而不用钻入艰深的ＵＳＢ底层协议就可完成开发，从而大大缩短开发时间，以便把更多的精力放在外部接口设计上。??? 下面仅就固件程序设计进行论述，整个固件应用程序通常包含３个程序文件： ＤＳＣＲ．Ａ５——设备描述符表文件，该文件详细记录了ＵＳＢ外围设备的相关信息，这里需要注意的是设备描述符和端点描述符。设备描述符给出了ＵＳＢ的一般信息，其中ＶＩＤ／ＰＩＤ 码十分重要，上位ＰＣ机根据这个码值才能正确加载ＵＳＢ应用设备驱动程序。至于端点描述符，每个端点都有，上位ＰＣ机根据端点描述符的内容来决定每个端点的带宽要求。本设计用１个“大”端点ＥＰ２来接收上位ＰＣ机的显示数据；另用一个“小”端点ＥＰ１来处理上位机和通讯接口间开发者自定义的通讯协议，以使上位机可以在需要的时候查询