第7章组合逻辑电路.ppt

d的卡诺图 e的卡诺图 f的卡诺图 g的卡诺图 逻辑表达式 逻辑图 2、集成显示译码器74LS48 引脚排列图 功能表 辅助端功能 本节小结 　用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 　编码器分二进制编码器和十进制编码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。 　译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法基本相同。 　二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。 7.5 数据选择器和数据分配器 7.5.1 数据选择器 7.5.2 数据分配器 退出 1、数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 逻辑图 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 集成数据选择器 实现编码操作的电路称为编码器。 1、二进制编码器 1、3位二进制编码器 输入8个互斥的信号输出3位二进制代码 真值表 逻辑表达式 逻辑图 2、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 3、集成3位二进制优先编码器 ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。 集成3位二进制优先编码器74LS148 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 集成3位二进制优先编码器74LS148的级联 16线-4线优先编码器 二-十进制编码器 1、8421 BCD码编码器 输入10个互斥的数码输出4位二进制代码 真值表 逻辑表达式 逻辑图 2、8421 BCD码优先编码器 真值表 逻辑表达式 逻辑图 3、集成10线-4线优先编码器 常用的二－十进制编码a. 8421码b. 余3码c. 2421码d. 5211码e. 余3循环码f. 右移循环码 循环码 ISO编码 ANSCII码 几种常见编码 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 2、二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 1、3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 逻辑表达式 逻辑图 电路特点：与门组成的阵列 2、集成二进制译码器74LS138 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 　、　为选通控制端。当G1＝1、　　　　 时，译码器处于工作状态；当G1＝0、　　　　　时，译码器处于禁止状态。 真值表 输入：自然二进制码 输出：低电平有效 3、74LS138的级联 　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 二-十进制译码器 1、8421 BCD码译码器 　　把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。 真值表 逻辑表达式-完全编码方案 逻辑图 将与门换成与非门，则输出为反变量，即为低电平有效。 ２、集成8421 BCD码译码器74LS42 3 、 显示译码器 1、数码显示器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 2、显示译码器 真值表仅适用于共阴极LED 真值表 a的卡诺图 b的卡诺图 c的卡诺图 * 计 算 机 电 路 基 础 上海第二工业大学计算机与信息学院 第七章 组合逻辑电路 第7章 组合逻辑电路 7.1概述 7.3