【毕业论文】基于s12单片机的循迹小车视觉系统设计与优化.doc

基于S12单片机的循迹小车视觉系统设计与优化 全 国大学生智能汽车竞赛已经在国内顺利举行两年。随着智能车速度的提高，越来越多的参赛队开始采用摄像头作为道路辨识的主要传感器，而如何使用单片机进行数 字图像信号采集，并识别赛道路径是该系统的设计重点。目前图像采集与处理技术已经得到了广泛的应用，但多数基于图像的控制系统都采用了DSP等高速处理 器，并不适合智能车竞赛所规定使用的单片机平台。本文利用CMOS图像传感器的可编程特性，设计了适用于中低速单片机的基于FIFO的数字图像采集处理系 统，用MC9S12DG128单片机进行实时图像采集和控制。该系统结构简洁、成本低廉、通用性强，可方便地移植到各种类型的处理器。 1 主要芯片 ??? MC9S12DG128是Freescale公司出品的16位单片机，其采用增强型16位HCS12 CPU，内部总线时钟最高可达25MHz；片内资源包括8KB RAM、128KB Flash、2KB EEPROM、8路10位A/D转换器、SCI、IIC、SPI串行通讯模块、PWM模块以及多路CAN总线模块等。同时它支持Freescale特有的 背景调试模式（BDM），可以进行在系统调试，使开发效率大大提高。 ??? OV7620[1]是美国OmniVision公司出品的彩色/黑白CMOS图像传感器。这是一种自带图像敏感阵列和A/D转换元件、能直接提供8/16 位CCIR601、CCIR656等格式视频数字信号的彩色／黑白图像传感器，图像输出最高速度可达60S/s，最大图像分辨率为644×492，5V供 电；它具有自动增益、自动曝光、自动白平衡、边缘增强、伽玛校正等控制功能；可以通过I 2 C总线进行设置；同时OV7620具有图像开窗输出的功能，即允许用户可根据实际使用需要设置其内部寄存器，使其只输出完整图像中的任意一矩形区域内的信 号，其范围从4×2到644×492。这种功能从硬件上屏蔽了图像中不需要的部分，只保留用户需要的部分图像，大大减少了图像的数据量，提高了系统的效 率。 ??? FIFO存储器没有地址线，按照先入先出的顺序进行顺序读写，因此是接口电路十分简洁，读写速度快，允许读写动作同时进行。IDT7205是IDT公司生 产的高速、低功耗异步FIFO，容量为8 192×9bit，存取时间最小只有12ns，有空、半满、满三个标志位，最大功耗660mW，工作电压+5V；D0～D8为数据输入总线，Q0～Q8为 数据输出总线，为读写控制端，分别在信号下降沿锁存、输出数据，是FIFO写满标志位，此外，IDT公司还提供256B～64KB不同容量的FIFO可供 选择。 2 系统硬件结构设计 ??? 由于所使用的MC9S12DG128单片机的频率较低，最高只有25MHz，而摄像头的图像输出速率一般至少有13.5MHz(以30万像素为例)，每个 像素的信号保持时间不到75ns，若使用单片机直接采集图像传感器输出的数字信号，则会受到其时钟频率的影响，难以将信号完整地采集进系统。 ??? 因此本系统使用FIFO芯片IDT7205作为图像传感器与单片机之间的数据缓存，通过设计一定的逻辑电路，使图像传感器自动地将图像数据写入FIFO，同时MCU开始从FIFO读出数据。图像采集系统结构框图如图1所示。 2.1 摄像头同步信号分析 ??? OV7620的同步信号时序如下：垂直同步信号VSYN为两个正脉冲之间扫描一帧的定时，即完整的一帧图像在两个正脉冲之间；水平同步信号HREF扫描该 帧图像中各行像素的定时，即高电平时为扫描一行像素的有效时间；像素同步信号PCLK为读取有效像素值提供同步信号，高电平时输出有效图像数据，若当前图 像窗口大小为320×240，则在VSYN两个正脉冲之间有240个HREF的正脉冲，即240行；在每个HREF正脉冲期间有320个PCLK正脉冲， 即每行320个像素。这就是VSYN、HREF、PCLK三个同步信号之间的关系[2]。OV7620同步信号时序如图2所示。 2.2 数字图像信号的采集 ??? 为了将图像传感器输出的图像信号自动地存入FIFO，只需要通过一个“与非门”就能产生符合FIFO要求的写时钟脉冲，如图3所示。将帧同步信号VSYN 引入单片机输入口，复位后V_EN置0，“与非门”关闭，输出1。当单片机检测到VSYN上跳后，V_EN输出1，打开“与非门”。当摄像头输出有效像素 时，HREF为高，PCLK高电平时像素数据有效，三者“与非”后输出为0，使信号产生一个下跳，触发FIFO锁存OV7620输出的图像数据。 经过图3电路处理后的系统时序如图4所示。写信号已符合脚的时序要求，经实际使用，功能正常。 ?当一帧图像写入FIFO后，单片机根据时序要求在FIFO的脚上产生相应脉冲，即可从FIFO中读出