毕业论文：基于FPGA的数字钟设计.doc

大学毕业论文 基于FPGA的数字钟设计 （VHDL语言实现） 摘要 本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在MaxplusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统主芯片采用EP1K100QC208-3，由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。 关键词 数字钟；硬件描述语言；VHDL；FPGA；键盘接口 Abstract The design for a multi-functional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count; have proof functions and the whole point timekeeping function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in MaxplusII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system chips used EP1K100QC208-3, make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the year, month, day and the hours, minutes and seconds respectively, using keys to modify, cleared , start and stop the digital clock. Keywords digital clock; hardware description language; VHDL; FPGA; keyboard interface 目录 1 绪论 1 1.1 选题背景 1 1.1.1 课题相关技术的发展 2 1.1.2 课题研究的必要性 2 1.2 课题研究的内容 3 2 FPGA简介 4 2.1 FPGA概述 4 2.2 FPGA基本结构 4 2.3 FPGA系统设计流程 7 2.4 FPGA开发编程原理 8 3 数字钟总体设计方案 10 3.1 数字钟的构成 10 3.2 数字钟的工作原理 11 4 单元电路设计 13 4.1 分频模块电路设计与实现 13 4.2 校时控制模块电路设计与实现 14 4.2.1 键盘接口电路原理 14 4.2.2 键盘接口的VHDL描述 15 4.3 计数模块设计与实现 23 4.3.1 秒计数模块 23 4.3.2 日计数模块 25 4.3.3 月计数和年计数模块 28 4.4 动态扫描及显示电路设计与实现 30 4.4.1 动态扫描模块 30 4.4.2 显示模块 31 5 实验结论与研究展望 32 5.1 实验结论 32 5.2 研究展望 33 致谢 34 附录 35 参考文献 41 基于FPGA的数字钟设计 1 绪论 现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronic design automatic,EDA）ASIC是专用的系统集成电路，是一种