毕业设计(论文):基于FPGA的数字低通滤波器.doc

毕业设计(论文):基于FPGA的数字低通滤波器.doc

  1. 1、本文档共24页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
泉 州 师 范 学 院 毕业论文(设计) 题 目 基于FPGA的数字低通滤波器 物理与信息工程 学 院 电子信息科学与技术 专 业 07级 学生姓名 周志凯 学 号 070303025 指导教师 吴志伟 职 称 讲师 完成日期 2011年4月 教务处 制 基于FPGA的数字低通滤波器 物理信息工程学院 电子信息科学与技术专业 070303025 周志凯 指导老师:吴志伟 讲师 【摘 要】:低通滤波器是让某一频率以下的信号分量通过,而对该频率以上的信号分量大大抑制的电容、电感与电阻等器件的组合装置。数字滤波器能够满足对于相位特性跟幅度的严格要求,能够改善模拟滤波器无法解决的电压和温度漂移还有噪声等问题。利用FPGA,在QUARTUSⅡ平台上使用VHDL银剑描述语言改变滤波器的系数和阶数,通过结合MATLAB工具软件的辅助设计,使低通滤波器具有快速、灵活硬件资源损耗少。 【关键词】:FPGA;MATLAB;数字滤波器;QUARTUSⅡ 目 录 1引言 4 2 EDA技术的主要内容 4 2.1大规模可编程器件 4 2.2硬件描述语言 4 2.3软件开发工具 4 2.4实验开发系统 5 3 FPGA简介 5 4 MATLAB简介 6 5 数字滤波器的工作原理 6 6低通滤波器的基本特性 7 7用MATLTAB设计低通滤波器 8 7.1在MATLAB中进行仿真设计 8 7.2运用QuatusⅡ检验滤波效果 10 7.3结果记录 14 8结束语 16 致谢 16 参考文献: 16 附录: 18 1引言 随着现在科学技术的高速发展,高精度集成电路的使用,生产力有了大幅度的发展,快捷的EDA工具,使用集成化设计环境,需要更快的速度来开发出质量一流性能优良的电子产品,这对于EDA技术有了更高的要求了。未来的EDA技术将在仿真、时序分析、集成电路自动测试、高速印刷电路板设计及开发操作平台等方面取得新的突破,向着功能强大、简单易学、使用方便的方向发展[1]。 本次设计的基于FPGA的数字低通滤波器是围绕EP2C8Q208C8芯片添加输入和输出电路而成的。用户通过QuartusⅡ进行编程、仿真、下载到芯片实现相应的功能,简单方便,具有很高的实用价值。 2 EDA技术的主要内容 EDA (Electronic Design Automation)是指利用计算机完成电子系统的设计,以计算机和微电子技术为先导,汇集了计算机图形学、逻辑学、微电子工艺和结构学以及计算数学等多种计算机应用学科必威体育精装版成果的先进技术。 EDA技术一般包括以下四个方面:1.大规模可编程逻辑器件;2硬件描述语言;3软件开发工具;4实验开发系统。 2.1大规模可编程器件 可编程逻辑器件(PLD)是一种由用户变成以实现某种逻辑功能的新型逻辑器件。FPGA和CPLD器件的应用广泛,随着EDA技术的发展成为电子设计领域的重要角色。FPGA包括可编程逻辑单元,可编程输入/输出单元和可编程连线三个部分;而CPLD则包括可编程逻辑宏单元,可编程输入/输出单元和可编程内部连线。他们的最明显特点是高集成度、高速度和高可靠性[2]。 2.2硬件描述语言 VHDL:在电子科技工程领域里,作为IEEE的工业标准硬件描述语言,已成为通用的硬件描述语言。 Verilog:比较使用RTL级和门电路级的描述,综合过程比VHDL简单一点,在高级描述语言方面没有VHDL好。 2.3软件开发工具 当前比较流行的EDA软件工具有Altera公司的quartusⅡ、Lattice 公司的ispexpert、Xilinx公司的foundation Series。本次设计所用的软件是quartusⅡ。 Quartus II:支持原理图、VHDL和Verilog 语言文本文件以及波形与EDIF等格式的文件作为设计输入,并支持这些文件的任意形式混合设计。它具有门级仿真器,可以进行功能仿真和时序仿真,能够产生精确的仿真结果。在适配之后,Quartus II生成供时序仿真用的EDIF、VHDL和Verilog这三种不同格式的网表文件[3]。它使用便捷,是最易学易用的EDA软件,并支持主流的第三方EDA工具,支持除APEX20K系列之外所有的Altera公司的FPGA/CPLD大规模逻辑器件[4]。 2.4实验开发系统 提供芯片下载电路及EDA实验/开发的外围资源,供硬件验证用。一般有以下几个: 在实验中或者开发所需要的各种类型的基本信号发生模块; CPLDFPGA输出信息显示模块,例如发光管的显示、数码的显示还有声响指示; 监控的程序模块,提供电路重构软配置; 目标芯片适配座。 3

文档评论(0)

14576 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档