数电课设数字电子钟.docxVIP

数字电路EDA课程设计报告专业：电气工程及其自动化 班级：08级5班姓名：XXX 学号：XXXXXXXXXXX指导教师：XXXXX 制作日期：2010.6.22多功能数字电子钟一、关键词1、24进制模块；2、60进制模块；3、baoshi模块；4、sdkz模块；5、xiaoshi模块。二、内容摘要1、第三到第七条为设计多功能数字电子钟的过程及原理2、第八到十三条为设计多功能数字电子钟的心得体会以及参考资料3、十四为附加功能的V语言与仿真图形及说明三、总体方案及原理框图四、顶层逻辑电路的组成及简单的叙述如上图所示，顶层模块由一个BCD码转七段码模块，一个时钟模块以及一个分频电路组成。下图为MaxPlus中顶层模块的截图左半部分为时钟模块和分频电路，右半部分为BCD码转七段码模块五、低层功能模块设计，逻辑抽象（定义 input 和 output），简述逻辑电路原理，并要求附有*.gdf 和*.v文件及文件中语句注释1、24进制模块说明：由2块74161芯片组成的24进制计数器24进制的v语言描述说明：当H[7:0]=23时将其初始化为0；小时个位数为9时个位数清零，十位数自加1；个位数不为零时，自加12、60进制模块由2片74161组成的60进制模块60进制模块的v语言描述说明：M[7:0]=59时清零；个位数M[3:0]=9时，若十位数M[7:4]=5则清零，否则自加1；若个位数不为9，则个位数自加1。进位信号为CP60M=~(M6 M4 M3 M0),即59时进一位。3、baoshi模块的v语言描述说明：报时的输入信号为M6、M4、M3、M0、S6、S4、S3、S0。当M6=1、M4=1、M3=1、M0=1、S6=1、S4=1、S0=1即59分51秒、53秒、55秒、57秒时低音报时；S3=1时即59秒高音报时。4、xiaoshi模块v语言描述说明：当SWM由1变为0时，分钟的计时信号有原本的CP60S变为秒钟的计时信号CPS，达到校时的目的；当SWH由1变为0时，时钟的计时信号由CP60M变为秒钟计时信号CPS，达到校时目的；当SWH与SWM同为0时，分钟与时钟的计时信号不变。5、sdkz模块说明：因为输出用的是BCD码所以本模块中用的条件语句为If((h = 4’h5) || (h = 8’h19))如此在时钟模块调用此模块时时段控制是5到19点高电平而单个模块调试时条件语句为If((h = 5) || (h = 19))如此波形仿真时看得比较清楚6、zhong模块六、对应各模块功能仿真波形（数据分析）分析及结论1、24进制波形图形描述波形：0到23，并在23时发出一个进位信号v语言描述波形：0到232、60进制波形图形描述波形：0到59，并在59时发出进位信号v语言描述波形：0到59，并在59时发出一个进位信号3、baoshi模块波形说明：M6=1、M4=1、M3=1、M0=1、S6=1、S4=1、S0=1即59分51、53、55、57秒时低音报时，当S3也为1即59秒时高音报时4、xiaoshi模块波形说明：当SWM=0，分钟以秒钟频率计时；SWH=0时，时钟以秒钟的频率计时。5、sdkz模块波形说明：5到19为低电平6、zhong模块波形说明1：SWH=0，时钟以秒钟频率计时；SWM=0，分钟以秒钟频率计时；sdkz 5点以后为低电平说明2：sdkz 18点以后为高电平；baoshi在59分51、53、55、57秒时低音报时，59秒时高音报时说明3：计时到23时59分59秒后变为00时00分00秒，并发出一个天进位信号七、选用芯片型号、定义芯片管脚号（列表格示意）及简述下载过程芯片型号：EP1K30TC144-3对器件下载时，选择Max+plusⅡ/Programmer,接上硬件后点击Configure按钮，直接对器件编程。八、《课程设计》设计中遇到问题及解决方法设计中遇到的重要问题是对v语言设计的不熟悉。使用v语言编程时多次出现错误。但是经过参考书中《数字电子技术》的v语言部分以及电子线路实验讲义之后，问题得到解决。九、《课程设计》设计项目完成最终结论下载之后查看设计电路的演示结果，多功能数字钟的时钟功能、报时功能、校时功能、时段控制功能以及显示功能正常。设计多功能数字电子钟成功。十、《课程设计》项目的特点和实用性课程设计中使用了图形描述和语言描述的方法设计数字电路，并且设计中用到了多此模块之间的调用，强调了结构化的程序设计思想。这种方法设计的思路清晰，层次分明。十一、心得体会或结束语由于做课程设计之前多次做过多功能数字电子钟的设计，所以在做设计的时候速度是很快的，想来应该是熟能生巧的缘故。另外我还算不错的C语言基础使我在用V语言进行设计的时候省下了很多功夫。十二、参阅教材及文献《电子技术基础数字部分》《电子