《EDA实验指导书》.doc

EDA/SOPC 系统开发平台 EDA 基础 实 验 指 导 书  目 录 实验一 基于 VHDL 的一位全加器设计 1 实验二 基于 QUARTUS II 图形输入的电路设计 11 实验三 图形和 VHDL 混合输入的电路设计 15 实验四 设计四位全加器 18 实验五 八位七段数码管动态显示电路的设计 21 实验六 多功能数字钟的设计 24 实验七 数字秒表的设计 27 实验八 16*16 点阵显示实验 30 实验九 交通灯控制电路实验 34 实验十 出租车计费器的设计 37 实验十一四相步进电机控制实验 40 附录 I —— 实验箱硬件资源连接 44 实验一 基于 VHDL 的一位全加器设计 一、实验目的 1、复习数字逻辑实现全加器的原理。 2、学习 QUARTUS II软件的使用方法和 VHDL输入完成设计的全过程。 3、 学习实验开发系统的使用方法。 二、实验原理 全加器的输入端口有：两个加数ain和bin，低位来的进位信号cin。 输出端口有：和sum，进位信号cout。 ain bin cin sum cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 根据全加计算的真值表分析，系统输出与输入之间的逻辑关系为： sum=(ain XOR bin) XOR cin ; cout=(ain AND bin)OR(bin AND cin)OR(ain AND cin); 三、实验内容 本实验要求完成的任务是用VHDL代码描述一个全加器的功能，并利用可编程逻辑器件开发平台实现这一设计。实验中用八位拨动开关模块的K1～K3表示三个一位输入——加数输入ain和bin以及低位的进位信号cin，用LED模块的LED1～LED2来表示全加计算结果sum和cout。实验LED亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。通过输入不同的值来观察输入的结果与实验原理中的计算结果是否一致。 四、实验步骤 1、认识QUARTUS 通过桌面上的快捷图标或者开始菜单打开Quartus。 或者可以通过双击桌面上的QUARTUS图标打开。 系统将打开Quartus的用户界面。与window的大多数窗口一样他的主窗口拥有标题栏菜单栏工具栏这样的常规部分。另外还有资源管理窗、编辑状态显示窗、信息显示窗和工程工作区等其他主要部分。 2、编写VHDL语言设计代码 为了输入编写好的VHDL源代码，我们需要新建一个*.vhd的文件。在file菜单下选择New。 系统将显示新建文件对话框，在其中选择VHDL File，点击OK。 系统将自动为你打开默认文件名为VHDL1.vhd的源文件编辑窗口。现在即可在窗口中“1”后面光标闪动处键入你设计的VHDL源代码，键入过程中应注意两点：第一是一定要确认使用英文输入法进行输入以免编译错误；第二是为了代码的可读性注意输入的缩进排版。VHDL是不区分大小写的语言，在编辑源文件的过程中可以灵活运用大小写和缩进来增加源文件的可读性。 编辑完成以后保存方式与Windows常规操作一样，点击File菜单栏中的Save命令进行保存。 由于Quartus辅助设计的过程当中会产生大量的文件，为了工程管理的方便我们一般会为每一个工程新建一个专门的文件夹，所有的的相关文件都保存在其中。 VHDL文件保存时文件名应与其中顶层实体名相同。 保存路径及文件名称等不能使用中文字。 3、建立工程。 Quartus中每一个设计都是一个工程，所以为了完成后面的工作我们要为设计新建一个工程。可以点击File菜单栏中的New Project Wizard…命令通过新工程向导来完成。 在打开的新工程向导对话框中为工程选择保存位置，并确定工程名称和顶层实体名。注意工程名和顶层实体名是默认一致的不必改动，这个名称应当与你的顶层实体所在的VHDL文件名也是一致的。 点击Next，在添加文件对话框中点击Add左侧的按钮选择刚才编辑好的VHDL设计源文件，点击Add添加。 完成后点击Next，在接下来的器件设置对话框中为工程选择所使用的相应的可编程器件（本实验使用的是Altera公司的Cyclone系列FPGA的EP2C35F672C8）。 点击Next打开选择工具对话框，可以根据实际需要选择要使用的编译、仿真工具等等。（我们都使用Quartus默认的设计工具，因此这里不用做任何选择，全部默认为None。）再点击Next，新建工程的操作完成，向导自动生成工程摘要信息显示给用户用以确认设置是否正确。如果需要修改可以点击Back，确认正确了