实验七 计数器逻辑功能测试及应用实验报告.docxVIP

数字电子技术实验报告实验名称 计数器逻辑功能测试及应用实验目的熟悉掌握中规模集成电路计数器74LS161和74LS90的逻辑功能，使用方法及应用。掌握构成任意进制计数器的方法。实验设备及器件数字逻辑电路实验箱1个74LS161同步加法二进制计数器1片74LS90异步加法二、五、十进制计数器1片74LS00二输入四与非门1片74LS74双D触发器1片74LS11三输入三与门1片74LS47 BCD码七段译码器2片实验原理(有删减，详细原理，见实验指导书)计数器是一个用以实现技术功能的时序部件，它不仅可用来计脉冲，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步技术器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据技术的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种比较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。利用中规模集成计数器构成任意进制计数器的方法归纳起来有乘数法、复位法、和置数法。乘数法将两个计数器串接起来，即技术脉冲接到N进制计数器的时钟输入端，N进制计数器的输出接到M进制计数器的时钟输入端，则两个计数器一起构成了NxM进制计数器。74LS90就是典型的例子，二进制和五进制和五进制计数器构成2X5=10进制计数器。复位法用复位法构成N进制计数器所选用的中规模集成技术器的计数容量必须大于N。当输入N个技术脉冲之后，计数器应回到全0状态。置零复位法：利用Cr=0时，Q3Q2Q1Q0=0000，使计数器回到全0状态。预置端送0：使计数器数据输入全0，当第N—1个计数脉冲到达后，让预置端LD=0.当第N个计数脉冲到来时Q3Q2Q1Q0=0000，使计数器回到全0状态。预置法置数法即对计数器进行预置数。在计数器到最大数时，置入计数器状态转换图中的最小数，作为计数循环的起点；可以之爱计数到达某个数之后，置入最大数，然后接着从0开始计数。如果用N进制计数器构成M进制计数器，需要跳过（N-M）个状态，或在N进制计数器计数长度中间跳过（N-M）个状态。中规模同步二进制计数器74LS161中规模异步集成计数器74LS90集成计数器74LS90 是二-五-十进制计数器，其管脚排列如图7-2，功能表如表7-2.实验内容用清零法将74LS161构成一个十进制计数器，并用数码管显示数字。参考电路图7-3搭接电路，其状态准换图如图7-4。图7-374LS161构成十进制计数器用逻辑分析仪对其进行分析：其波形图如下：图7-4十进制计数器状态转换图用74LS161芯片构成七进制计数器，采用置数法，并用数码显示数字。参考图7-5搭接电路，并画出状态转换图。图7-5用74LS161芯片构成七进制计数器其时序图如下：二位异步加法计数器（集成电路选用74LS74）图7-6用74LS74芯片构成两位二进制加法计数器依照上图自行连接四位异步二进制加法计数器。并用数码管显示数字。（其电路图如下）其时序图如下：将上图改成四位异步二进制减法计数器，并用数码显示管显示数字。提示：异步计数器不论加法计数器还是减法计数器都是将地位触发器的一个输出端连在高位触发器的CP上，如果加法计数器是用Q端输出，减法计数器则用Q端输出。四位异步二进制减法计数器其时序图如下用74LS90芯片构成十进制计数器参考图7-7连接电路，并画出状态转换图。图7-774LS90芯片构成十进制计数器图7-874LS90芯片构成十进制计数器的时序图用置数法将74LS90构成一个六进制计数器。参考图7-8连接电路，并画出状态转换图。图7-874LS90构成一个六进制计数器74LS90构成一个六进制计数器的时序图利用74LS90构成一个二十四进制的计数器，并用数码管显示。参考图7-9连接电路，并画出状态转换图。图7-874LS90构成一个二十进制计数器74LS90构成二十进制计数器的时序图实验心得与体会在用74LS161芯片构成七进制计数器实验中，发现，在触发脉冲频率低的情况下，6很难看清，但在频率接近1KHz时，6便显示出来了，在用正弦波触发的状态下，数字瞬间变化，人眼分辨不出来。显示数字1 3 5 7 9的电路非常有趣的实验。