Modelsim6.0教程11.pdfVIP

Modelsim 6.0 使用教程 1. Modelsim 简介 Modelsim 仿真工具是 Model 公司开发的。它支持 Verilog、VHDL 以及他们的混合仿真， 它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序 执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在 Dataflow 窗口查看某一单 元或模块的输入输出的连续变化等，比 quartus自带的仿真器功能强大的多，是目前业界最 通用的仿真器之一。 对于初学者，modelsim 自带的教程是一个很好的选择，在 Help-SE PDF Documentation-Tutorial 里面.它从简单到复杂、从低级到高级详细地讲述了 modelsim 的 各项功能的使用，简单易懂。但是它也有缺点，就是它里面所有事例的初期准备工作都已经 放在 example 文件夹里，直接将它们添加到 modelsim 就可以用，它假设使用者对当前操作 的前期准备工作都已经很熟悉，所以初学者往往不知道如何做当前操作的前期准备。 2. 安装 同许多其他软件一样，Modelsim SE同样需要合法的 License,通常我们用Kengen 产生 license.dat。 ⑴． 解压安装工具包开始安装，安装时选择 Full product 安装。当出现 Install Hardware Security Key Driver 时选择否。当出现 Add Modelsim To Path 选 择是。出现 Modelsim License Wizard 时选择Close。 ⑵． 在 C 盘根目录新建一个文件夹 flexlm，用 Keygen 产生一个License.dat,然后 复制到该文件夹下。 ⑶． 修改系统的环境变量。右键点击桌面我的电脑图标，属性-高级-环境变量- （系统变量）新建。按下图所示内容填写，变量值内如果已经有别的路径了， 请用“；”将其与要填的路径分开。LM_LICENSE_FILE = c:\flexlm\license.dat 1 ⑷．安装完毕，可以运行。 3. Modelsim 仿真方法 Modelsim 的仿真分为前仿真和后仿真，下面先具体介绍一下两者的区别。 3.1 前仿真 前仿真也称为功能仿真，主旨在于验证电路的功能是否符合设计要求，其特点是不考虑 电路门延迟与线延迟，主要是验证电路与理想情况是否一致。可综合 FPGA 代码是用 RTL 级 代码语言描述的，其输入为 RTL 级代码与 Testbench. 3.2 后仿真 后仿真也称为时序仿真或者布局布线后仿真，是指电路已经映射到特定的工艺环境以 后，综合考虑电路的路径延迟与门延迟的影响，验证电路能否在一定时序条件下满足设计构 想的过程，是否存在时序违规。其输入文件为从布局布线结果中抽象出来的门级网表、 Testbench 和扩展名为 SDO 或 SDF 的标准时延文件。SDO 或 SDF 的标准时延文件不仅包含门 延迟，还包括实际布线延迟，能较好地反映芯片的实际工作情况。一般来说后仿真是必选的， 检查设计时序与实际的 FPGA 运行情况是否一致，确保设计的可靠性和稳定性。 3.3 Modelsim 仿真的基本步骤 Modelsim 的仿真主要有以下几个步骤：建立库并映射库到物理目录；编译原代码（包 括 Testbench；执行仿真。 3.3.1 建立库 在执行一个仿真前先建立一个单独的文件夹，后面的操作都在此文件下进行，以防止文 件间的误操作。然后启动 Modelsim 将当前路径修改到该文件夹下，修改的方法是点 File-Change Directory选择刚刚新建的文件夹见下图。 2 仿真库是存储已编译设计单元的目录，modelsim 中有两类