基于VHDL语言自动报货机.docVIP

自动售报机设计 一 设计题目： 自动售报机 设计FPGA模块模拟自动售报机的工作过程，要求如下（1）售报机有两个进币孔，可以输入硬币和纸币，售报机有两个进币孔，一个是输入硬币，一个是输入纸币，硬币的识别范围是5角和1 元的硬币，纸币的识别范围是1 元、5 元，10 元，20元，50元，100元。顾客可以连续多次投入钱币。（2）顾客可以选择的报纸种类有3种，价格分别为1-3元，顾客可以通过输入报纸的编号来实现报纸的选择。即有一个小键盘（0-9按键）来完成，比如输入3时要先输入0，再输入3。（3）顾客选择完报纸后，可以选择需要的数量。然后可以继续选择报纸及其数量，每次 可以选择最多三个报纸。然后显示出所需金额。顾客此时可以投币，并且显示已经投币的总币值。当投币值达到或超过所需币值后，售报机出报，并扣除所需金额，并找出多余金额。在投币期间，顾客可以按取消键取消本次操作，钱币自动退出。 二、程序实现功能： FPGA模块模拟自动售货机： （1）售报机有两个进币孔，分别输入硬币和纸币，硬币的识别范围是5角和1 元的硬币，纸币的识别范围是1 元、5 元，10 元，20元，50元，100元。顾客可以连续多次投入钱币。 （2）顾客可以选择的报纸种类有3种，价格分别为1-3元，顾客可以通过输入报纸的编号来实现报纸的选择。 （3）顾客选择完报纸后，可以选择需要的数量。然后可以继续选择报纸及其数量，每种商品最多购买三份。然后显示出所需金额。顾客此时可以投币，并且显示已经投币的总币值。当投币值达到或超过所需币值后，售货机出货，并扣除所需金额，并找出多余金额。在投币期间，顾客可以按取消键取消本次操作，钱币自动退出。 三、程序功能模块分析： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; 实体说明： entity sellor is port ( clk:in std_logic; --系统时钟 sel,cancel,reset: in std_logic; --选择、取消、开始（用于进入初始状态） 变量定义： coin: in std_logic_vector(1 downto 0); --5角硬币、1元硬币 crash:in std_logic_vector(5 downto 0); --100元、50元、20元、10元、5元、一元纸币 item: in std_logic_vector(3 downto 0); --3种报纸 quantity:in std_logic_vector(1 downto 0); --报纸数量（一次最多购买3件） change_out :out std_logic_vector(10 downto 0); --找零 item_out :out std_logic_vector(3 downto 0); --是否购买了报纸（1表示有报纸出来、0表示没有报纸出来） change :out std_logic ); --是否有找零 end sellor; 结构体说明： architecture behave of sellor is signal price:std_logic_vector(7 downto 0); signal counter: std_logic_vector(10 downto 0); --币数计数器 signal total_price:std_logic_vector(10 downto 0); --控制系统的时钟信号 type state_type is (initial_state,item1_state,quantity_state,money_state,sell_state,change_state); signal state:state_type; signal temp:std_logic_vector(1 downto 0); signal quan:std_logic_vector(3 downto 0); begin com