EDA 技术实用教程 第3章 FPGA CPLD 结构与应用.ppt

EDA 技术实用教程 第 3 章 FPGA/CPLD 结构与应用 3.1 概 述 3.1 概 述 3.1 概 述 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.4 FPGA的结构与工作原理 3.4 FPGA的结构与工作原理 3.4 FPGA的结构与工作原理 3.4 FPGA的结构与工作原理 3.5 硬件测试技术 3.5 硬件测试技术 3.5 硬件测试技术 3.5 硬件测试技术 3.6 FPGA/CPLD产品概述 3.6 FPGA/CPLD产品概述 3.6 FPGA/CPLD产品概述 3.6 FPGA/CPLD产品概述 3.7 编程与配置 3.7 编程与配置 3.7 编程与配置 3.7 编程与配置 3.7 编程与配置 3.7 编程与配置 3.7 编程与配置 习 题 KX康芯科技 3.4.1 查找表逻辑结构 图3-32 FPGA查找表单元 图3-33 FPGA查找表单元内部结构 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图3-34 Cyclone LE结构图 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图3-35 Cyclone LE普通模式 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图3-36 Cyclone LE动态算术模式 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图3-37 Cyclone LAB结构 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图3-38 LAB阵列 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图3-39 LAB控制信号生成 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图2-40 快速进位选择链 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图3-41 LUT链和寄存器链的使用 KX康芯科技 3.4.2 Cyclone/CycloneII系列器件的结构与原理 图3-42 LVDS连接 KX康芯科技 3.5.1 内部逻辑测试 图3-43 边界扫描电路结构 3.5.2 JTAG边界扫描测试 KX康芯科技 表3-1 边界扫描IO引脚功能 3.5.2 JTAG边界扫描测试 引 脚 描 述 功 能 TDI 测试数据输入(Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出(Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择(Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入(Test Clock Input) 时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。 TRST 测试复位输入(Test Reset Input) 低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。 KX康芯科技 图3-44 边界扫描数据移位方式 3.5.2 JTAG边界扫描测试 KX康芯科技 3.5.2 JTAG边界扫描测试 图3-45 JTAG BST系统内部结构 KX康芯科技 3.5.2 JTAG边界扫