Makefile及相关文件详解.pdf

Makefile详解 编译时，编译器需要的是语法的正确，函数与变量的声明的正确。对于后者，通常是你 需要告诉编译器头文件的所在位置（头文件中应该只是声明，而定义应该放在 C/C++ 文件中），只要所有的语法正确，编译器就可以编译出中间目标文件。一般来说，每个 源文件都应该对应于一个中间目标文件（O 文件或是 OBJ 文件）。 链接时，主要是链接函数和全局变量，所以，我们可以使用这些中间目标文件（O 文 件或是 OBJ 文件）来链接我们的应用程序。链接器并不管函数所在的源文件，只管函 数的中间目标文件（ObjectFile），在大多数时候，由于源文件太多，编译生成的中间 目标文件太多，而在链接时需要明显地指出中间目标文件名，这对于编译很不方便， 所以，我们要给中间目标文件打个包，在 Windows 下这种包叫“库文件” （Library File)，也就是 .lib 文件，在 UNIX 下，是 Archive File ，也就是 .a 文件。 总结一下，源文件首先会生成中间目标文件，再由中间目标文件生成执行文件。在编译 时，编译器只检测程序语法，和函数、变量是否被声明。如果函数未被声明，编译器会 给出一个警告，但可以生成 ObjectFile。而在链接程序时，链接器会在所有的Object File 中找寻函数的实现，如果找不到，那到就会报链接错误码（Linker Error），在 VC 下，这种错误一般是：Link2001 错误，意思说是说，链接器未能找到函数的实现。你 需要指定函数的 ObjectFile. 好，言归正传，GNU 的 make 有许多的内容，闲言少叙，还是让我们开始吧。 Makefile 介绍 make 命令执行时，需要一个 Makefile 文件，以告诉 make 命令需要怎么样的去编译和 链接程序。 首先，我们用一个示例来说明 Makefile 的书写规则。以便给大家一个感兴认识。这个示 例来源于 GNU 的 make 使用手册，在这个示例中，我们的工程有 8 个 C 文件，和 3 个 头文件，我们要写一个 Makefile 来告诉 make 命令如何编译和链接这几个文件。我们的 规则是： 1）如果这个工程没有编译过，那么我们的所有 C 文件都要编译并被链接。 2 ）如果这个工程的某几个 C 文件被修改，那么我们只编译被修改的 C 文件，并链接 目标程序。 3）如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的 C 文件， 并链接目标程序。 只要我们的 Makefile 写得够好，所有的这一切，我们只用一个 make 命令就可以完成， make 命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而 自己编译所需要的文件和链接目标程序。 一、Makefile 的规则 在讲述这个 Makefile 之前，还是让我们先来粗略地看一看 Makefile 的规则。 target ... : prerequisites ... command ... ... target 也就是一个目标文件，可以是 Object File ，也可以是执行文件。还可以是一个标 签（Label），对于标签这种特性，在后续的“伪目标”章节中会有叙述。 prerequisites 就是，要生成那个 target 所需要的文件或是目标。 command 也就是 make 需要执行的命令。（任意的 Shell 命令） 这是一个文件的依赖关系，也就是说，target 这一个或多个的目标文件依赖于 prerequisites 中的文件，其生成规则定义在 command 中。说白一点就是说，prerequisit es 中如果有一个以上的文件比target 文件要新的话，command 所定义的命令就会被执行。 这就是 Makefile 的规则。也就是 Makefile 中最核心的内容。 说到底，Makefile 的东西就是这样一点，好像我的这篇文档也该结束了。呵呵。还不尽 然，这是 Makefile 的主线和核心，但要写好一个 Makefile 还不够，