7单片机扩展存储器的设计1.ppt

单片机原理 任课教师： 朱奇光 E-MAIL:zhu7880@ysu.edu.cn 第七章 MCS-51扩展存储器的设计7.1 存储器扩展概述 7.2 单片机的总线结构 7.3 常用扩展器件简介7.4 程序存储器的扩展7.5 数据存储器的扩展7.6 程序存储器和数据存储器综合扩展 7.1 存储器扩展概述 7.1 存储器扩展概述 (1) 片内带程序存储器的最小应用系统 　　 片内带程序存储器的8051、 8751本身即可构成一片最小系统, 只要将单片机接上时钟电路和复位电路即可, 同时 接高电平, ALE、 信号不用, 系统就可以工作。 如图 (a)所示 (2) 片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时, 必须在片外扩展程序存储器。 由于一般用作程序存储器的EPROM芯片不能锁存地址, 故扩展时还应加1个锁存器, 构成一个3片最小系统, 如图 (b)所示。 该图中74LS373为地址锁存器, 用于锁存低8位地址。 7.1 存储器扩展概述 7.1 存储器扩展概述 二、扩展方法 存储器扩展的核心问题是存储器的编址问题。 所谓编址就是给存储单元分配地址。由于存储器通常由多片芯片组成, 为此存储器的编址分为两个层次: 即存储器芯片的选择和存储器芯片内部存储单元的选择。 存储器芯片的选择有两种方法: 线选法和译码法。 1. 线选法：所谓线选法, 就是直接以系统的地址线作为存储器芯片的片选信号, 为此只需把用到的地址线与存储器芯片的片选端直接相连即可。 2. 译码法：所谓译码法就是使用地址译码器对系统的片外地址进行译码, 以其译码输出作为存储器芯片的片选信号。 7.1 存储器扩展概述 译码法又分为完全译码和部分译码两种。 (1) 完全译码：地址译码器使用了全部地址线， 地址与存储单元一一对应，也就是1个存储单元只占用1个唯一的地址。 (2) 部分译码：地址译码器仅使用了部分地址线， 地址与存储单元不是一一对应， 而是1个存储单元占用了几个地址。 1根地址线不接， 一个单元占用2(21)个地址； 2根地址线不接， 一个单元占用4(22)个地址； 3根地址线不接， 则占用8(23)个地址， 依此类推。 7.1 存储器扩展概述 在设计地址译码器电路时， 如果采用地址译码关系图的话，将会带来很大的方便。 所谓地址译码关系图，就是一种用简单的符号来表示全部地址译码关系的示意图。 从地址译码关系图上可以看出以下几点： ① 属完全译码还是部分译码； ② 片内译码线和片外译码线各有多少根； ③ 所占用的全部地址范围为多少。 7.1 存储器扩展概述 7.2 单片机的总线结构 7.2 单片机的总线结构 　控制总线: 扩展系统时常用的控制信号为: 　ALE——地址锁存信号, 用以实现对低8位地址的锁存。 ——片外程序存储器取指信号。 ——片外数据存储器读信号。 ——片外数据存储器写信号。 下图为单片机扩展成3总线结构的示意图。这样一来, 扩展芯片与主机的连接方法同一般3总线结构的微型计算机就完全一样了。对于MCS-51系列单片机而言, Intel 公司专门为它们配套生产了一些专用外围芯片, 使用起来就更加方便。 7.2 单片机的总线结构 7.3 常用扩展器件简介 7.3 常用扩展器件简介 1、 8D锁存器74LS373 74LS373是一种带输出三态门的8D锁存器， 其结构示意图如下图所示。 其中：1D～8D为8个输入端。 1Q～8Q为8个输出端。 G为数据打入端： 当G为“1”时， 锁存器输出状态(1Q～8Q)同输入状态(1D～8D)； 当G由“1”变“0”时， 数据打入锁存器中。 7.3 常用扩展器件简介 2、3—8译码器74LS138 3—8译码器74LS138为一种常用的地址译码器芯片，其管脚图如下图所示。其中， G1、 三个控制端， 只有当G1为“１”且 , 均为“0”时，译码器才能进行译码输出。否则译码器的8个输出端全为高阻状态。 译码输入端与输出端之间的译码关系如下表所示。 具