实验室提供的数字逻辑器件注解.doc

实验室提供的数字逻辑器件注解 逻辑门电路： 74系列： 74LS00 2输入端四与非门74LS02 2输入端四或非门74LS04 六反相器74LS08 2输入端四与门74LS10 3输入端3与非门74LS11 3输入端3与门74LS20 4输入端双与非门74LS21 4输入端双与门74LS27 3输入端三或非门74LS28 2输入端四或非门缓冲器74LS32 2输入端四或门74LS86 2输入端或门CD系列： 4002 双4输入端或非门4011 四2输入端与非门4069 六反相器4072 双4输入端或门74LS90 二五十进制计数器74LS160 可预置BCD异步清除计数器74LS161可预置四位二进制异步清除计数器74LS162 可预置BCD同步清除计数器74LS163 可预置四位二进制同步清除计数器74LS191 二进制同步可逆计数器74LS192可预置BCD双时钟可逆计数器74LS193 可预置四位二进制双时钟可逆计数器74LS393 双四位二进制计数器CD4518 双BCD同步加计数器74LS73 带清除负触发双J-K触发器74LS74 带置位复位正触发双D触发器74LS76 带预置清除双J-K触发器74LS112 带预置清除负触发双J-K触发器74LS138 3-8线译码器74LS139 双2-4线译码器74LS154 4线—16线译码器CD4515 4位锁存4线-16线译码器CD4511 BCD锁存,7段译码,驱动器74LS151 8选1数据选择器74LS153 双4选1数据选择器74LS164 八位串行入/并行输出移位寄存器74LS194 四位双向通用移位寄存器74LS95 四位并行输入输出移位寄存器74LS273 带公共时钟复位八D触发器74LS373 三态同相八D锁存器74LS374 三态反相八D锁存器编码器74LS148 8-3线优先编码器器74LS83 四位二进制快速进位全加器分配器CD 4017 十进制计数/分配器分频器CD4060 14位二进制串行计数/分频器器74LS85 四位数字比较器 一、逻辑门电路 （1）74系列 （2）CD系列 二、计数器 (1)74LS90 二五十进制计数器 当计数脉冲由CPA输入，由QA输出时，就构成二进制计数器（或二分频器）；当计数脉冲由CPB输入，QD与CPA相连时，则构成五进制计数器（或五分频器）；当计数脉冲由CPA输入，QA与CPB相连时，就构成十进制（BCD码）计数器（或十分频器）。 另外，除计数输入CPA和CPB为下降沿作用外，置0端R0(1)和R0(2)，置9端S9(1)和S9(2)都是高电平起作用，因此在使用中，不要将它们随便悬空。74LS90的管脚图和功能表见图1所示。 (2) 74LS160 可预置BCD异步清除计数器74LS161 可预置四位二进制异步清除计数器74LS162 可预置BCD同步清除计数器74LS163 可预置四位二进制同步清除计数器 74LS160/161的管脚图和功能表见图2所示。当74LS160工作在计数状态时，从电路的0000状态开始连续输入10个计数脉冲时，电路将从1001（9）状态返回0000（0）状态，RCO端从高电平跳变到低电平。而74LS161则是从1111（15）到0000（0）时，RCO端从高电平跳变到低电平。可以利用RCO端输出的高电平或下降沿作为进位输出信号。 74LS162/163的管脚图和74LS160/161相同，所不同的是74LS162/163采用同步置零的方式，而74LS160/161采用异步置零的方式。在同步置零的计数器电路中，CLR出现低电平后要等到时钟信号CLK到达时才能将触发器置零。而在异步置零的计数器电路中，只要CLR出现低电平，触发器立即被置零。 (3) 74LS190 BCD同步可逆计数器74LS191 二进制同步可逆计数器 74LS190/191的管脚图和功能表见图3所示，两者的区别在于74LS190为十进制计数器，而74LS191为十六进制计数器。CTEN为计数允许端，当允许端为低电平时，计数器允许计数。MAX/MIN为最大/最小输出端（也称进位/借位信号输出端）。当计数器作加法计数，且QD QC QB QA =1001（74LS191则为1111）时，MAX/MIN=1，有进位输出；当计数器作减法计数，且QD QC QB QA =0000时，MAX/MIN=1，有借位输出。当计数器溢出时，MAX/MIN输出端产生一个宽度为一个CLK周期的正脉冲，同时RCO也