清华大学VLSI设计导论课3.ppt

* * 因为：VolVdd, Vol2(Vgg-Vtl)-Vdd 所以： 一般情况下，ke=kl 所以： * * 三、耗尽负载反相器（E/D） 栅漏短接的E/D反相器： 工作情况与E/E非饱和负载反相器特性相同，这里不再介绍了。 * * 栅源短接的E/D反相器 Vi为低电平时： Te截止，Idsl=Idse=0, Voh=Vdd Vi为低电平时： 因为：V0为低，Te非饱和，Tl饱和， 所以： * * E/D反相器也是有比反相器 * * 四、CMOS反相器 Vi为低电平时：Tm截止，Tp导通，Voh=Vdd Vi2为高电平时：Tn导通，Tp截止，Vol=0 * * 电流方程如下：设 Vtn=-Vtp * * 0≤ViVtn时： n截止 p线性 （Vivtnv0+Vtp） p管无损地将Vdd传送到输出端：V0=Vdd， 如图a——b段。 Vtn≤ViV0+Vtp时： n饱和 p线性 由In=-Ip得： 如图b——c段 * * V0+Vtp≤Vi≤V0+Vtn时： n饱和 p饱和 由In=-Ip得： V0与Vi无关，称为CMOS反相器的域电压，如图c——d段。 V0+VtnVi≤Vdd+Vtp时： n线性 p饱和 由In=-Ip得： 如图d——e段。 * * Vdd+VtpVi≤Vdd时： n线性 p截止 V0=0 如图e——f段。 * * CMOS反相器有以下优点： （1）传输特性理想，过渡区比较陡 （2）逻辑摆幅大：Voh=Vdd, Vol=0 （3）一般Vth位于电源Vdd的中点，即Vth=Vdd/2，因此噪声容限很大。 （4）只要在状态转换为b——e段时两管才同时导通，才有电流通过，因此功耗很小。 （5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证Vol足够低而确定p、n管的尺寸，因此CMOS反相器是Ratio-Less电路。 * * CMOS反相器的域值电压Vth，为了有良好的噪声容限，应要求Vth=Vdd/2，如果假设：βn=βp，Vth=|Vtp|，则有：Vth=Vdd/2。所以为了满足βn=βp，就要求： 为了提高电路的工作速度，一般取Lp=Ln=Lmin 则：Wp/Wn=μn/μp，即p管要比n管栅宽μp/μn倍。 * * 各种反相器小结：希望反相器的过渡区越陡越好，CMOS反相器最接近于理想反相器。 * * 第三章 器件设计技术 * * 第一节 引言 集成电路按其制造材料分为两大类：一类是Si（硅），另一类是GaAs（砷化镓）。目前用于ASIC设计的主体是硅材料。但是，在一些高速和超高速ASIC设计中采用了GaAs材料。用GaAs材料制成的集成电路，可以大大提高电路速度，但是由于目前GaAs工艺成品率较低等原因，所以未能大量采用。 * * * * 1、在双极型工艺下 ECL/CML： Emitter Coupled Logic/Current Mode Logic 射极耦合逻辑/电流型开关逻辑 TTL：Transistor Transistor Logic 晶体管-晶体管逻辑 ：Integrated Injection Logic 集成注入逻辑 * * 2、在MOS 工艺下 NMOS、PMOS： MNOS：Metal Nitride（氮） Oxide Semiconductor (E)NMOS与(D)NMOS组成的单元 CMOS: Metal Gate CMOS HSCMOS：High Speed CMOS （硅栅CMOS） CMOS/SOS：Silicon on Sapphire （兰宝石上CMOS，提高抗辐射能力） VMOS：Vertical CMOS（垂直结构 CMOS 提高密度及避免Lutch-Up效应） * * 3、 GaAs集成电路 GaAs这类Ⅲ-Ⅴ族化合物半导体中载流子的迁移率比硅中载流子的迁移率高，通常比掺杂硅要高出6倍。 GaAs是一种化合物材料，很容易将硅离子注入到GaAs中形成MESFET（Metal Semi-conduction Field Effect Transistor）的源区与漏区，且由注入深度决定MESFET的类型。注入深度在500~1000 时是增强型，而1000~2000 时是耗尽型。 从工艺上讲GaAs的大规模集