新型结构finFET 及其在SRAM电路的应用.doc

新型结构finFET 及其在SRAM电路的应用 摘要：随着半导体工艺不断发展，CMOS电路尺寸不断缩小，传统的体硅工艺已经很难再满足器件和电路的性能和功耗要求。近年来，一种新型器件结构Fin-type field-effect transistors (finFETs)越来越受到人们的关注，Intel的22nm工艺便采用了这种结构。现在流行的finFET又分为两种结构：independent-gate finFET (IG-finFET)（又名shorted-gate (SG) finFETs）和 tied-gate finFET（TG-finFET）。其中IG-finFET因其多变的工作方式在静态随机存储器（SRAM）电路中受到青睐。 RAM电路的数据存储稳定性已经成为一个引人关注的问题。而利用IG-finFET多变的工作方式，基于IG-finFET的SRAM六管单元，能够减少静态和动态功耗，降低延迟，同时提高数据存储稳定性和集成度。 关键字：IG-finfET TG-finfET SRAM 功耗 读取稳定性  1 新型器件结构的必要性和工艺实现 CMOS工艺的发展主要体现在器件尺寸的不断减小上，而在此过程中，不断增加的亚阈值电流和栅介质泄露电流成为了阻碍CMOS工艺进一步发展的主要因素。与传统的体硅MOSFET相比，finFET器件在抑制亚阈值电流和栅漏电流方面有着绝对的优势。finFET的双栅或半环栅和薄的体硅会抑制短沟效应，从而减小亚阈值漏电流。短沟效应的抑制和栅控能力的增强，使得finFET器件可以使用比传统更厚的栅氧化物。这样，finFET器件的栅漏电流也会减小。而且，finFET器件的体硅一般是轻掺杂甚至不掺杂的，因此，同传统的单栅器件相比，载流子迁移率将会得到提高。finFET器件取代传统体硅器件将是必然。 finFETs for Nanoscale CMOS Digital Integrated Circuits 一文对finFET器件的工艺流程进行了简单的介绍，如下所示： 图1 finFET器件的简单工艺流程 可以看出，这种finFET工艺是在SOI的基础上进行的。其大概流程是这样的：首先是源漏及沟道的图形定义；然后长栅氧和栅；再进行源漏注入和电极生长。可以看出，finFET工艺流程与体硅器件相比也并不是很复杂。  2 finFET器件结构和电学特性 这部分将对finFET器件的物理和电学特性做一个介绍。 本文中的finFET均为对称结构，如图2所示。这是Independent-Gate and Tied-Gate FinFET SRAM Circuits: Design Guidelines for Reduced Area and Enhanced Stability一文中提到的两种结构。 图2：finFET结构(a)TG-finFET的3D模型。(b)IG-finFET的3D模型。(c)IG-finFET的俯视图（沟道长度32nm）。 图2中(a)为TG-finFET，它的栅是连为一体的，所以名叫tied-gate finfET。(b)为IG-finFET，它的栅中间有绝缘体隔离，它的前栅（front gate）和后栅（back gate）是独立的，互不干扰，所以叫independent-gate finFET。 FinFET Circuit Design一文中也提到了类似的两种finfET。 图3：finFET结构(a)SG-finFET的3D模型。(b)IG-finFET的3D模型。 这篇文献把IG-finFET叫做shorted-gate FinFET，而且其IG-finFET也与前面提到的略有不同——它的前后栅不是通过绝缘体隔离，而是直接去掉了顶部的栅，从而起到了隔离作用，但基本结构和原理是一致的。 finFET的宽度W有垂直栅结构决定（见图2）。对于一个只有一个fin的TG-finFET晶体管，它的最小宽度Wmin是 Wmin = 2 × Hfin + tsi 这里，Hfin是finFET的fin的高度，tsi是体硅的厚度，如上图所示。Hfin是Wmin的主要决定因素，因为tsi总是很小。当晶体管不止拥有一个fin时，它的总的宽度Wtotal是 Wtotal = n × Wmin = n× (2 × Hfin + Tsi) IG-finfET两个独立的栅使其有不同的工作方式。（1）TG模式：双栅连在一起，在相同电压下工作 ；(2) 低功（LP）耗模式（low-power mode）：前栅接输入信号而后栅极接无效信号（对于N-finFET，接地；对于P-finFET，接高电平），以减少漏电流，降低功耗(3) IG模式：在这种模式下，前栅接输入信号，而后栅接任意的信号，对器件特性