第三章_Verilog设计入门03.pptVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第三章_Verilog设计入门03.ppt

Review- blocking, non-blocking 3.15 加法器及其 Verilog描述 全加器的一种描述方法 作业 习题1-3,p26 习题2-2,p62 习题3-7 习题3-8,p93 ? 徐州师范大学物理与电子工程学院 陈斯 chensism@126.com 电子设计自动化 徐州师范大学 物电学院 陈斯 chensism@126.comEDA技术实用教程 第3章 initial begin Clr = #5 0; Clr = #4 1; Clr = #10 0; end initial begin Clr = #5 1; Clr = #4 0; Clr = #10 0; end 并行执行! blocking non-blocking 顺序执行! module FA_Seq(A,B,Cin,Sum,Cout);  input A,B,Cin;  output Sum,Cout;  reg Sum,Cout;  reg T1,T2,T3;  always   @(A or B or Cin) begin    Sum=(A^B)^Cin;    T1=ACin;    T2=BCin;    T3=AB;    Cout=(T1|T2)|T3;    end endmodule 半加器h_adder电路图 全加器f_adder电路图 例3-6 module h_adder(a,b,so,co); input a,b; output so,co; assign so=a^b; assign co=ab; endmodule 如何利用半加器来构造一个全加器呢? 例3-7 module h_adder(a,b,so,co); input a,b; output so,co; reg so,co; always@(a,b,so,co) begin case({a,b}) 0:begin so=0; co=1b0; end 1:begin so=1; co=1b0; end 2:begin so=1; co=1b0; end 3:begin so=0; co=1b1; end default:begin so=0; co=0; end endcase end endmodule module MUX41a(a,b,c,d,s1,s0,y); input a,b,c,d; input s1,s0; output y; reg y; always@(a,b,c,d,s1,s0) begin case({s1,s0}) 2b00:y=a; 2b01:y=b; 2b10:y=c; 2b11:y=d; default:y=a; endcase end endmodule Compare… 2b00 2b01 2b10 2b11 co=0; co=0; co=0; co=1; 例3-7 module h_adder(a,b,so,co); input a,b; output so,co; reg so,co; always@(a,b,so,co) begin case({a,b}) 0:begin so=0; co=1b0; end 1:begin so=1; co=1b0; end 2:begin so=1; co=1b0; end 3:begin so=0; co=1b1; end default:begin so=0; co=0; end endcase end endmodule 此处有两句赋值语句,所以使用块语句begin-end括起来。 case({a,b}) 2b00:{so,co}=00; 2b01:{so,co}=10; 2b10:{so,co}=10; 2b11:{so,co}=01; default:{so,co}=00; 回答是肯定的… 例3-7 module h_adder(a,b,so,co);

文档评论(0)

书屋 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档