数字电路课程设计——数字闹钟2012-7.ppt

数字电路课程设计 设 计 题 目 数字闹钟电路设计 目录 课程设计要求 数字钟的功能要求 数字钟电路系统的组成方框图 单元电路设计 整机电路 课程设计要求 课程设计过程 理论设计阶段 硬件电路实验阶段 实验报告及答辩阶段 应达到的基本要求 独立完成实验的理论设计； 学会查阅技术手册和文献资料； 进一步熟悉常用集成电路的设计方法； 初步掌握电路的调试技能和故障排除方法； 撰写实验报告； 设计报告的主要内容及要求 设计任务与要求 设计方案比较 单元电路工作原理和实现电路（芯片功能等） 电路中用到的元件要求查出具体型号，并且按照引脚画图 完整的整机电路 正本报告只能用一种颜色的笔（不能用铅笔）完成，包括电路图 一、数字钟的功能要求（一） 能进行正常的时、分、秒计时功能 准确计时，以数字形式显示时、分、秒的时间； 小时的计时要求为24进制 23:59:59》》0:00:00 可扩展为：小时的计时要求为“12翻1” 12:59:59》》1:00:00 分和秒的计时要求为60进位； 一、数字钟的功能要求（二） 能进行手动校时 利用两个单刀双掷开关分别对时位和分位进行校正。 校时位时，要求时位以每秒计1的速度循环计数； 校分位时，要求分位以每秒计1的速度循环计数， 此时秒位计数应置0，并且分位向时位的进位必须断开。 可扩展为：快调和慢调两种 一、数字钟的功能要求（三） 能进行整点报时 要求发出仿中央人民广播电台的整点报时信号 即在59分50秒起隔2秒钟发出一次低音的“嘟”信号（信号鸣叫持续时间1s，间隙1s），连续发出4次； 到达整点时（即00分00秒）再鸣叫一次高音的“哒”信号（信号持续时间仍为1s）。 可扩展：报整点时数（几点响几声）； 触摸报时； 一、数字钟的功能要求（四） 具有定时闹功能 计时过程中的任意“时”、“分”均能按时起闹。 可扩展：闹钟响声时间可调 二、数字钟电路系统的组成框图 该系统的工作原理是： 振荡器产生高稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲信号。 秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照24或者“12翻1”规律计数。 计时出现误差时可以用校时电路进行校时和校分。 二、数字钟电路系统的组成框图 三、单元电路的设计 振荡器的设计 分频器的设计 时、分、秒计数器的设计 译码显示电路设计 校时电路的设计 定时控制电路的设计 正点报时电路的设计 报整点时数电路的设计 触摸报时电路的设计 1．振荡器的设计 振荡器是数字钟的核心。 振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 晶体振荡器电路 555定时器实现电路 555多谐振荡器原理电路 三、单元电路的设计 振荡器的设计 分频器的设计 时、分、秒计数器的设计 译码显示电路设计 校时电路的设计 定时控制电路的设计 正点报时电路的设计 报整点时数电路的设计 触摸报时电路的设计 2．分频器的设计 分频器的功能主要有两个： 一是产生标准秒脉冲信号； 二是提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等 。 秒脉冲产生电路的设计（电路形式一） 秒脉冲产生电路的设计（电路形式二） 15分频电路构成的秒脉冲电路 三、单元电路的设计 振荡器的设计 分频器的设计 时、分、秒计数器的设计 译码显示电路设计 校时电路的设计 定时控制电路的设计 正点报时电路的设计 报整点时数电路的设计 触摸报时电路的设计 3．时、分、秒计数器的设计 分和秒计数器都是模M=60的计数器，其计数规律为：00-01-…-58-59-00… 时计数器是一个“24进制”的特殊进制计数器或者是一个“12翻1”的特殊进制计数器。 可采用的芯片： 4位二进制同步加法计数器芯片74X161、74X163； 4位二进制同步可逆计数器芯片74X191、74X193； 8421BCD码同步加法计数器芯片74X160； 二-五-十进制异步加法计数器芯片74X290等等。 12翻1计数电路 “12翻1”小时 计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，如下表： 12翻1计数电路设计思路 计数器的状态要发生两次跳跃： 计数器计到9，即个位计数器的状态为 1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即使个位异步置0，同时向十位计数器进位使十位计数器为1； 计数到12后，在第13个计数脉冲作用下个位计数器