千兆SFP光信号收发卡高速电路PCB仿真设计.pdfVIP

第23卷第4期 成 都 信 息 工 程 学 院 学 报 V01．23No．4 2008年 8月 JOU脚 ALOFCHENGDU UNIVERSITYOFINFORMATIONTECHNOLOGY Aug．2008 文章编号：1671—1742(2008)04—0438—04 千兆 SFP光信号收发卡高速电路 PCB仿真设计 罗 伟 (四川大学电子信息学院，四川 成都 610064) 摘要 ：针对数字电路工作频率增加而出现的信号完整性(si)问题 ，介绍T*tl用SI仿真设计来进行高速数字电 路设计的方法。并给出了基于SI仿真指导千兆SFP(SmallForm—FactorPluggableOpticalTransceiver)光信号收发 卡电路设计的实例。 关 键 词 ：信号完整性 (SI)；SI仿真；SFP 中图分类号 ：TN912．3 文献标识码：A 随着微电子技术的不断发展，芯片的工作频率越来越高，高速电路的信号完整性问题成为电路设计人员不可 回避的问题。文献 [1]详细说明了高速数字电路信号完整性产生的原因和解决办法。设计高速数字电路是一项 复杂的设计过程，要求sI设计思想始终贯穿于整个设计过程中，利用SI仿真结果进行电路辅助设计。较为系统 地介绍了高速数字电路设计的一般流程，介绍了sI问题和sI仿真设计方法，并结合一个实例介绍高速数字电路 设计方法在工程中的应用。没有阐述过多理论，只是从设计方法角度来研究如何解决或减少高速数字电路设计 的SI问题 。 1 高速数字电路设计流程[2] 高速数字电路设计指的是如果信号的上升时间小于4倍传输延时，PCB 板上的信号会呈现传输线效应，这样的设计称之为高速数字电路设计。和传 统数字电路设计方法不同，高速数字设计需要进行 SI仿真分析，图l是高速 数字设计的流程图。sI仿真分析一般分为布线前仿真和布线后仿真两个过 程，其主要任务是在系统设计过程中发现并改善sI问题，保证信号传输质量 和正确的时序功能，是保证设计成功的关键步骤。 布线前仿真：此阶段主要是设置 PCB板层，收集 SI模型，提取关键总线 拓扑结构，对关键信号仿真分析(不包括串扰、上冲与下冲)，对布局进行指导， 设置布线规则，决定哪些信号需要端接，采用何种端接方法及端接电阻的阻值 大小。 图1高速数字电路设计流程 布线后仿真：此阶段的分析考虑了串扰在 内的几乎所有的实际因素。根 据布线后SI仿真结果对设计在布线、线间距、端接位置和端接值等方面要做精细的调整 ，将SI问题减小到可接 受的范围之内。 按照这样的步骤及确定约束条件，就可以基本解决高速数字PCB中出现的sI问题。在电路及信号分析模 型以及仿真分析方法正确的情况下，按此步骤制造出来的PCB通常不需要或只需要很少几次的修改，就能够最 终进入生产阶段，从而可以缩短产品开发周期，降低开发成本。 2 信号完整性 (SI)仿真与分析 信号完整性是指信号在电路中以正确的时序和电压做出响应的能力。信号完整性 问题主要表现在：反射 (Reflection)、串扰(Crosstalk)、同步开关噪声(SSN)等。在高速PCB设计中，信号完整性问题可能会带来误判或 部分数据丢失，严重时，会造成整个系统性能的下降，甚至不能正常工作。因此，现在的高速数字系统设计中，控 制信号完整性问题成为决定设计成败的关键因素之一。 收稿 日期：2008一O1—07；修订 日期：2008—03—03 第 4期 罗伟 ：千兆SFP光信号收发卡高速 电路PCB仿真设计 439 2．1 SI问题 (1)反射(Reflection)。根据传输线理论，传输线上阻抗不连续会引起信号反射，反射的大小与阻抗失配的程 度有关 ，阻抗失配越大，反射就越大。减小反射的方法是根据传输线的特征阻抗在其发送端或接收端采取端接措 施，即使负载阻抗与传输线阻抗匹配(并行端接)；使源阻抗与传输线阻抗匹配(串行端接)。 (2)串扰(Crosstalk)。串扰是信号在传输线上传播时，因电磁耦