第四章 作业及参考答案.docVIP

P222 4-5 图4-105所示是用CMOS边沿触发器和或非门组成的脉冲分频器。试画出在一系列CP脉冲作用下Q1、Q2和F的输出电压波形。设触发器的初始状态皆为0。 2同步电路 （b）异步电路 图4-105 习题4-5图 解：(a) (b) 4-7 试分析图4-106所示时序逻辑电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图4-106 解：（1）电路的驱动方程： （2）电路状态方程： （3）电路输出方程： （4）列出状态转换真值表 输入 现态 驱动 次态 输出 X Q2 Q1 D2 D1 Q2 n+1 Q1n+1 F 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 0 1 0 0 （5）画出状态转换图 （6）由状态转换图可知，该电路可实现自启动功能。 P223 4-10 已知时序电路4-109所示。试分析该电路在C=1和C=0时电路逻辑功能。 解：（1）由图5-27列出驱动方程和状态方程 C=1时，实现加法计数： C=0时，实现减法计数： （2）根据状态列状态转换表如下 C C 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 （3）分析逻辑功能 由状态转换表可知，该电路为同步二进制可逆计数器。C＝1时，实现加法计数器；C=0时，实现减法计数器。根据上述公式计算得加法计数状态（C＝1）和减法计算状态（C＝0）转换表，如表2所示。 P224 4-13 用D触发器和门电路设计1个同步十一进制加法计数器，并检查设计的电路能否自启动。 解：（1）根据同步11进制计数器需选4个D触发器，其状态转换图如图4所示： 图4 （2）根据状态转换图列出次态卡诺图： 00 01 11 10 00 0001/0 0010/0 0100/0 0011/0 01 0101/0 0110/0 1000/0 0111/0 11 xxxx/0 xxxx/0 xxxx/0 xxxx/0 10 1001/0 1010/0 xxxx/0 0000/1 （3）根据次态卡诺图得到状态方程： 00 01 11 10 00 0 0 0 0 01 0 0 1 0 11 x x x x 10 1 1 x 0 由Q4的卡诺图得： 00 01 11 10 00 0 1 0 1 01 0 1 0 1 11 x x x x 10 0 1 x 0 由Q2的卡诺图得： 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 x x x x 10 0 0 x 1 由F的卡诺图得： （4）根据D触发器的特征方程得出驱动方程： ，，， （5）根据驱动方程画出逻辑电路如图5所示。 图5 十一进制计数器电路图 （6）验证设计的正确性： 将0000作为初状态，代入状态方程中依次计算次态值如下表所列。 CP F 1 2 3 4 5 6 7 8 9 10 11 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 1 0 0 1 0 0 0 1