- 1、本文档共76页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1.写出下列常用电子工程术语的中文名称: a) PCB: b) SMT: 表面组装技术(表面贴装技术)c) FPGA: d) CPLD: e) ASIC: f) DSP: g) SRAM: h) WDT: i) CMRR: j) PWM: 3.中断向量表中存储的内容是:___________________________________ 4.中断服务程序的开头一般进行的操作是:_________________________ 中断服务程序结束前一般进行的操作是:_________________________ 5.列举你知道的几种电容:比如铝电解电容、 、 、 、 6.74L373被称为透明锁存器,“透明”一词的含义是指:_指的是不锁存时输出对于输入是透明的 7.Flash存储器的写寿命大约在___10___万次左右。 8.C语言中,do{ }while()和while() {......}语法的区别是:________ 9.C语言中,如果申明char p[3][]={Basic,Fortran,Pascal};则 p[2][2]=____________ 10.C语言中,全局变量、Static局部变量和非Static局部变量的存储空间 占用是有区别的,前两者在普通数据存储区中生成,而非Static局部变 量在___________栈区_______________中生成。
问题补充:这是一份题,为了追求给回答者的一个完整的印象,所以都写下来了。 大家互相学习嘛!看门狗定时器: 为了程序安全性(即有时候又问题怕陷入死循环)定时检查 出现问题自动复位! .中断向量表中存储的内容是:就51来多 里面只有2个字节吧 存储不了多少东西 所以应该是 一个LJMP 指令吧 跳到 中断处理程序! .中断服务程序的开头一般进行的操作是: 保护一般不该改变的变量一般都压栈保护! 6.74L373被称为透明锁存器,“透明”一词的含义是指: 才疏学浅 没听说过! 7.Flash存储器的写寿命大约在____好像是1百__万次左右。 吧 没考虑过 C语言中,do{ }while()和while() {......}语法的区别是:________ 一个是先执行在判但 一个是 先判断在循环 9.C语言中,如果申明char p[3][]={Basic,Fortran,Pascal};则 p[2][2]=______0吧 一个ASCLL 占一个字节吧______ .C语言中,全局变量、Static局部变量和非Static局部变量的存储空间 静态变量一般只在局部函数域中存在,但当程序执行离开此作用域时,其值并不丢失 不知道空间是什么 汉王笔试下面是一些基本的数字电路知识问题,请简要回答之。 a) 什么是Setup 和Holdup时间? b) 什么是竞争与冒险现象?怎样判断?如何消除? c) 请画出用D触发器实现2倍分频的逻辑电路? d) 什么是线与逻辑,要实现它,在硬件特性上有什么具体要求? e) 什么是同步逻辑和异步逻辑? f) 请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。 g) 你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
2、 可编程逻辑器件在现代电子设计中越来越重要,请问: a) 你所知道的可编程逻辑器件有哪些? b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。 3、 设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题?
飞利浦-大唐笔试归来
用逻辑们和cmos电路实现ab+cd 2. 用一个二选一mux和一个inv实现异或 3. 给了reg的setup,hold时间,求中间组合逻辑的delay范围。 ?Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。时hold time不够,数据同样不能被打入触发器。 4. 如何解决亚稳态 5. 用verilog/vhdl写一个fifo控制器 6. 用verilog/vddl检测stream中的特定字符串 信威dsp软件面试题~ )DSP和通用处理器在结
您可能关注的文档
最近下载
- 010-数学形态学分析.ppt
- 2023年芜湖市镜湖区市场监督管理局招考工作人员笔试参考题库(共500题)答案详解版.docx VIP
- 励志班会:985博导桂海潮案例,读书可以改变命运主题班会.pptx
- Haier海尔洗衣机EG10014BD809LGU1使用说明书手册参数图解图示pdf电子版下载.pdf VIP
- 《中职高考英语总复习与同步练》(总复习分册)教案 第11课 语法知识——专题9 非谓语动词.docx VIP
- 供应室泛水应急演练.pptx VIP
- 化学品管理中的供应链安全和可追溯性.pptx
- 小学四年级上册心理健康教育教案.doc
- 《中职高考英语总复习与同步练》(总复习分册)教案 第8课 语法知识——专题7 形容词和副词(2).docx VIP
- 【方书】中医土单验方一百首(高清版).pdf
文档评论(0)