EDA设计--出租车自动计费系统.doc

PAGE 课 程 设 计 课 程 课 程 EDA技术课程设计 题 目 出租车自动计费系统 院 系 电子科学学院 专业班级 电子信息工程 学生姓名 学生学号 指导教师 一、总体设计思想 1.基本原理 根据设计要求，系统的输入信号有：系统时钟信号CLK，计价开始信号START，等待信号STOP，里程脉冲信号FIN。系统的输出信号有：总费用数CHA0-CHA3，行驶距离（数）KM0-KM1和等待时间MIN0-MIN1等。 2.设计框图 系统组成方框图如下所示，它由外部输入模块、控制模块和显示模块三部分组成。控制模块是整个系统的核心，它由分频模块、控制模块、计量模块和译码显示模块构成。 时钟信号 时钟信号 等待信号 公里脉冲 计费|复位 分频器 控 制 器 计费 计时 计程 显 示 系统框图 二、设计步骤和调试过程 1、总体设计电路 （1）分频模块 分频模块是对系统时钟频率进行分频，分别得到16HZ，15HZ和1HZ三种频率。 （2）控制模块 计价器控制模块主要完成对计价器状态的控制。 （3）计量模块 计量模块完成计价、计时和计程功能。 计价部分：行程在3KM内，起步费为3元；3KM外以每公里按1元计费，等待累计时间每10MIN按0.5元计费。 计时部分：计算乘客的等待累计时间。计时器的量程为59MIN，满量程后自动归零。 计程部分：计算乘客所行驶的公里数。计程器的量程为99KM，满量程后自动归零。 （4）译码显示模块 译码显示模块完成计价、计时和计程数据显示。计费数据送入译码显示模块进行译码，最后送至以十元、元、角为单位对应的数码管上显示。计程数据送入译码显示模块进行译码，最后送至以KM为单位的数码管上显示。 2、模块设计和相应模块程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CHUZUCHE IS PORT( CLK: IN STD_LOGIC; --系统时钟 START: IN STD_LOGIC; --计费开始信号 STOP: IN STD_LOGIC; --行驶中，中途等待停止信号 FIN: IN STD_LOGIC; --1KM脉冲信号 CHA3,CHA2,CHA1,CHA0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --计费输出信号 KM1,KM0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --行驶公里数 MIN1,MIN0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); --等待时间输出 END ENTITY CHUZUCHE ; ARCHITECTURE BEHAVE OF CHUZUCHE IS SIGNAL Q_1: INTEGER SIGNAL W: INTEGER SIGNAL C3,C2,C1,C0: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL K1,K0: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL M1: STD_LOGIC_VECTOR(2 DOWNTO 0); SIGNAL M0: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL TEMP0,TEMP1: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL F_1: STD_LOGIC; SIGNAL EN0,EN1: STD_LOGIC; BEGIN FEIPIN:PROCESS(CLK,START) BEGIN IF CLKEVENT AND CLK=1