精品-第7章单片机应用系统教程.ppt

在启动端（START）加启动脉冲（正脉冲），开始转换。但是EOC信号是在START的下降沿10μs后才变成无效的低电平。这就要求查询EOC要在10μs后才能开始查询。转换结束后，由OE信号产生输出结果。如将启动端（START）与转换结束端（EOC）直接相连，转换将是连续的，在用这种转换方式时，开始应在外部加启动脉冲。 2. ADC0809与89C52的接口电路 ADC0809与单片机有多种连接方式，图7.39是89C52与ADC0809的接口电路。该电路通过调节滑线变阻器，改变ADC0809的输入电压。 【例7.11】按图7.39所示电路，设计PWM输出控制电路，根据ADC0809 IN0的输入调制PWM占空比。PWM从P3.7口输出。 7.8.2 串行A/D转换器TLC2543 1. TLC2543的特性与引脚 TLC2543是TI公司的TLC2543 12位串行A/D转换器，使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构，能够节省80C51系列单片机的I/O资源，而且价格适中。 2. TLC2543的工作过程 TLC2543的工作过程分为两个周期：I/O 周期和实际转换周期。 1）I/O周期 I/O周期由外部提供的I/O CLOCK定义，延续8、12或16个时钟周期，决定于选定的输出数据长度。器件进入I/O周期后同时进行两种操作。 （1）在I/O CLOCK的前8个脉冲的上升沿，以MSB前导方式从DATA INPUT端输入8位数据流到输入寄存器。其中前4位为模拟通道地址，控制14通道模拟多路器从11个模拟输入和3个内部自测电压中，选通一路送到采样保持电路，该电路从第4个I/O CLOCK脉冲的下降沿开始，对所选信号进行采样，直到最后一个I/O CLOCK脉冲的下降沿。I/O周期的时钟脉冲个数与输出数据长度（位数）有关，输出数据长度由输入数据的D3、D2选择为8、12或16位。当工作于12或 16位时，在前8个时钟脉冲之后，DATA INPUT无效。 2）转换周期 在I/O周期的最后一个I/O CLOCK脉冲下降沿之后，EOC变低，采样值保持不变，转换周期开始，片内转换器对采样值进行逐次逼近式A/D转换，其工作由与I/O CLOCK同步的内部时钟控制。转换完成后 EOC变高，转换结果锁存在输出数据寄存器中，待下一个I/O周期输出。I/O周期和转换周期交替进行，从而可以减小外部的数字噪声对转换精度的影响。 TLC2543的工作时序如图7.41所示。 3. TLC2543与89C52的接口电路 图7.42是89C52与TLC2543的接口电路，TLC2543的5条接口线可接到单片机的任何通用双向I/O口上。 【例7.12】 按图7.42所示电路，编写采集11个输入通道模拟输入的C程序。 7.9 I2C 总线接口电路EEPROM及应用 I2C总线，是Inter Integrated Circuit BUS的缩写，即内部集成电路总线。I2C总线采用时钟（SCL）和数据（SDA）两根线进行数据传输，接口十分简单。本文将以I2C 总线串行EEPROM为例进行介绍。 7.9.1 串行EEPROM 电路CAT24WCXX概述 CAT24WCXX系列EEPROM提供标准的8脚DIP封装和8脚表面安装的SOIC封装。CAT24WC01/02/04/08/16/32/64、CAT24WC128、CAT24WC256引脚排列图分别为如图7.43（a）、（b）、（c）所示，其引脚功能描述如表7.11所示。 表7.11 引脚功能描述 地 VSS 1.8V～6.0V VCC 写保护 WP 串行时钟 SCL 串行数据/地址 SDA 器件地址选择 A0、A1、A2 功 能 引 脚 名 称 7.9.2 串行EEPROM芯片的操作 1. 器件寻址 1）从器件地址位 主器件通过发送一个起始信号启动发送过程，然后发送它所要寻址的从器件的地址。8位从器件地址的高4位D7～D4固定为1010（如图7.45所示），接下来的3位D3～D1（A2、A1、A0）为器件的片选地址位，或作为存储器页地址选择位，用来定义哪个器件以及器件的哪个部分被主器件访问，最多可以连接8个CAT24WC01/02、4个CAT24WC04、2个CAT24WC08、8个CAT24WC32/64、4个CAT24WC256器件到同一总线上，这些位必须与硬连线输入脚A2、A1、A0相对应。 2）应答信号 应答时序图如图7.44所示。I2C总线数据传送时，每成功地传送1B数据后，接收器都必须产生一个应答信号。应答的器件在第9个时钟周期时将SDA线拉低，表示其已收到1B数据。CAT24WCXX在接收到起始信号和从器件地址之后响应一个应答信号，如果器件已选择