【精品】毕业论文数字钟设计.docVIP

目录 1.引言 2 2. 系统设计方案 3 2.1设计目的： 3 2.2功能要求： 3 2.3设计思路 3 2.3模块方案的论证与比较 4 2.3.1 信号发生电路振荡器的选择 4 2.3.2 计数电路的芯片选择 4 2.3.3 整点提示电路蜂鸣器选择 5 3.系统总体设计 5 3.1总体设计 5 3.2 单元设计电路 6 3.2.1信号发生模块 6 3.2.2计数模块 7 3.2.3校时、校分模块 9 3.2.4 整点提醒模块 10 4.设计总结 11 5.参考文献 12 6.附录 13 1.引言 现代社会是一个数字时代，“数字”渗透于生活的方方面面，接下来，我们就以数字时钟为例，说一说“数字”为生活带来的便利。数字时钟就是以数字显示来取代传统的指针表盘，在原理上，就是用数字电路的方式取来机械方式。数字时钟的显示方式，相比于传统的时钟，更加的一目了然，而且可以同时显示 24进制的小时，并且能够进行定时，整点报时。所以，数字时钟更加适合现代生活。 目前的数字钟已经发展的很成熟了，所以接下来，我以学习的心态，设计一个数字时钟电路，希望有助于大家对数字时钟的理解。 2. 系统设计方案 2.1设计目的 设计一个数字时钟，使其具有基本功能和一些扩展功能，基本功能包括 时间显示和校时，扩展功能包括整点提示。计时功能、校时功能、和整点提示功能，都要依靠振荡器提供的1HZ的脉冲信号来实现，在计时出现误差的时候，可以对时、分进行调校，秒不需要校正。 2.2功能要求 基本功能：⑴时的计时要求为24进制，分和秒为60进制。 ⑵以数字形式显示 时、分、秒 ⑶校正时间 扩展功能：整点前10秒提示 2.3设计思路 图1 数字时钟设计概念图 如图1所示，本设计中的时钟将由显示电路，时钟电路，电源，控制电路组成，其中，时钟电路由信号发生电路、计数电路和整点提示电路组成，控制电路主要就是对校时信号和正常信号进行切换。 2.3模块方案的论证与比较 2.3.1 信号发生电路振荡器的选择 方案一：晶体振荡器和分频电路。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。但是这种电路分频过程比较复杂繁琐。 方案二：555振荡器。一般来说555产生的脉冲不是很稳定，所以会影响时钟的精度。但是555振荡器构成信号发生电路的过程比较简单。 本设计中的数字钟，目标是要应用在壁挂式装饰用时钟上，对精度的要求不是很高，基于设计简单的考虑，选择方案二。 计数电路的芯片选择 方案一: 74LS192芯片。74LS192即可做成加调整控制电路，也可以做成减控制电路。所以，74LS192的功能可以完成本次设计目标，但如果不设计减计数的话则有许多多余管脚，使用复杂。 方案二：74LS160芯片。 74LS160相对于74LS192等芯片来说，功能较少，只可做成加调整控制电路，无法实现减调整功能，但其使用简单。 方案三：74LS90芯片。74LS90芯片的控制方式简单，但其缺点是由于控制方式过少，在稍复杂的要求下电路就难以应对多种功能需求。 比较以上三种主要设计芯片，使用74LS192多余管脚过多，而74LS90的控制功能又过少。而且本电路中，只设计加调整，故采用74LS160芯片足够了。所以最终决定使用74LS160来完成各个功能模块的设计和实现。 2.3.3 整点提示电路蜂鸣器选择 方案一：压控蜂鸣器。只要在压控蜂鸣器的两端加上电压，即可使蜂鸣器发出鸣叫。 方案二：脉冲蜂鸣器。当脉冲信号通过脉冲蜂鸣器时，蜂鸣器会发出有节奏的鸣叫。 在本设计中，脉冲蜂鸣器发出的有节奏的鸣叫，可以和秒表的变化的相协调，整点提示将会更加生动，贴切，所以选择方案二。 3.系统总体设计 3.1总体设计 图2 数字钟整体流程图 经过分析论证，我们决定了系统各模块的最终方案，流程图如图2所示，首先由555振荡器产生数字钟的秒脉冲信号，当秒计数器累计到60秒时产生一个进位信号给分计数器，当分计数器累计到60秒时产生一个进位信号给时计数器，这样就实现24小时计数。 本设计中，用6个7ESG-BCD数码管来显示数字；用6片74LS160和一些门电路来构成计时电路；用一些门电路和开关构成校时装置和校分装置，校时和校分装置主要是通过控制数字钟的正常输入信号和校正信号来实现调节的；整点提醒装置用蜂鸣器和一些门电路来构成。 3.2 单元设计电路 3.2.1信号发生模块 图3 555多谐振荡器构成的信号发生模块 如图3所示，