8路数字抢答器_课程设计报告1.doc

多路智力竞赛抢答器 1 实验目的 通过八路数字抢答器的设计实验，要求学生回顾所学数字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。 2 设计要求与内容 在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光或音响等多种手段指示出第一抢答者。 （1）设计制作一个可容纳8组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。 （2）电路具有第一抢答信号的鉴别和锁存功能。在主持人系统发出抢答指令后，若参赛者按抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别，同时指示灯(发光二极管)亮。此时，电路应具备自锁存功能，使别组的抢答开关不起作用。 （3）若超时仍无人抢答，则报警指示灯熄灭。 3 设计及原理 3.1 总体方案设计 3.1.1 设计思路 本课题基本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。RS触发器的==1时，电路处于保持状态，可以锁存编码，对第一位抢答的选手号码作出记录并阻止后续人员的抢答。在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按下开始抢答按钮后，开始进行30秒倒计时，此部分电路主要完成的功能是实现8路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。 只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示0-7。1. 保持状态。当输入端接入==1的电平时，如果基本SR触发器现态=1、=0，则触发器次态=1、=0；若基本SR触发器的现态=0、=1，则触发器次态=0、=1。即==1时，触发器保持原状态不变。 2. 置0状态。当=1，=0时，如果基本SR触发器现态为=1、=0，因=0，会使=1，而=1与=1共同作用使端翻转为0；如果基本SR触发器现态为=0、=1，同理会使=0，=1。只要输入信号=1，=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。 3. 置1状态。当=0、=1时，如果触发器现态为=0、=1，因=0，会使G1的输出端次态翻转为1，而=1和=1共同使G2的输出端=0；同理当=1、=0，也会使触发器的次态输出为=1、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。 4. 不定状态。当==0时，无论触发器的原状态如何，均会使=1，=1。当脉冲去掉后，和同时恢复高电平后，触发器的新状态要看G1 和G2两个门翻转速度快慢，所以称==0是不定状态，在实际电路中要避免此状态出现。基本RS触发器的逻辑图、逻辑符号和波形图如图1-7所示。 （a）逻辑图 (b) 逻辑符号 (c) 波形图 图 3-3 基本SR触发器 输 入 输 出 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0 1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 表 3-1 74LS148真值表 4LS148的输入端和输出端低电平有效。~是输入信号，~为三位二进制编码输出信号，＝1时，编码器禁止编码，当＝0时，允许编码。是技能输出端，只有在＝0，而~均无编码输入信号时为0。为优先编码输出端，在＝0而~的其中之一有信号时，＝0。~各输入端的优先顺序为：级别最高，级别最低。如果＝0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，＝000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。 二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。本实验选用74LS48。 3.2.2 倒计时电路 原