电子秒表设计-数字逻辑课程设计.docVIP

实验概述 实验设计任务 1.1.1 设计任务 1. 设计一个电子秒表，可显示4位数，计时范围0——10分钟 2. 显示精确到0.1秒，对0.01秒进行四舍五入 3. 有暂停、启动、恢复和连续功能，显示板由发光二极管构成 2.1 实验目的与设计要求 2.1.1 实验目的 1. 学习数字电路基本RS触发器、单稳态触发器、时钟发生器、计数器以及译码显示器等单元电路的综合应用； 2. 了解电子秒表的组成与工作原理； 3. 熟悉中规模集成电路的应用； 4. 掌握电子秒表的设计、调试以及故障排除方法； 5. 培养书写综合实验报告的能力。 2.1.2 设计要求 1. 根据设计任务要求，综合运用数字电子技术课程中所学到的理论知识与实践技能独立完成设计课题。 2. 根据课题查阅书籍，独立思考，深入研究课程设计中遇到的问题，培养自己分析、解决问题的能力。 3. 根据设计要求，从选择设计方案开始，首先按单元电路进行设计，选择合适的元器件，最后画出总的电路图。 4. 学会电子电路的连线安装和调试技能，最终实现任务要求的全部功能；电路布局合理，走线清楚，工作可靠。 5. 写出完整的实验报告，调试中出现的异常现象的分析与讨论。 电子秒表的设计过程 2.1 电路的设计与元件的选择 2.1.1 总体方案的设计 图 2.1 电子秒表一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。信号送入计数器，累计结果以分、秒、分秒的数字显示出来，分、分秒由十进制计数器构成，秒由六十进制计数器构成。其原理框图（如图2.1） 2.1.2 所需元件的选择 1. 二输入与门、二输入与非门、二输入或门、反相器 2. 多谐振荡器：f=100Hz（集成555定时器的应用） （如图 2.2） 振荡周期T=0.7（R1+2R2）C，调节滑动变阻R2可输出不同的频率的脉冲信号；此振荡器在电路中是为分频器和四舍五入电路提供脉冲信号。 图2.2 3. 8421编码十进制加法计数器74160 （如图2.3） 图2.3 四个十进制加法计数器74160构成电子秒表的计数单元，分别显示分个位、秒十位、秒个位与0.1秒；通过不同的连接方式，74160可以实现四种不同的逻辑功能如下： 清零。CLR’端为清零端，只要CLR’=0，触发器均被清零，计数器输出为0；不清零时应使CLR’=1。 预置数（送数）。LOAD’为预置数控制端，在LOAD’=0时加入CP脉冲上升沿，计数器就被置数，即输出QA,QB,QC,QD分别等于输入端A,B,C,D输入的二进制数；不预置数时应使LOAD’=1。 计数。ENP=ENT=1（CLR’=1，LOAD’=1）时，计数器处于计数状态。当计数到QA QB QC QD=1001时，进位输出RCO=1。再输入一个计数脉冲，计数器输出从1001返回到0000状态，RCO由1变0。 保持。ENP=0，ENT=1（CLR’=1,LOAD’=1）时，计数器处于保持工作状态。不仅输出不变，而且进位输出也不变。ENP=1,ENT=0(CLR’=1,LOAD=1)时，计数器输出不变，进位输出RCO=0。 4.二-五-十进制计数器7490（如图2.4） 图 2.4 7490具有以下逻辑功能： 计数脉冲从CKA输入，CKB=1，QA作为输出端，为二进制计数器； 计数脉冲从CKB输入，QB,QC,QD作为输出端，为异步五进制计数器； 计数脉冲从CKA输入，CKB接输出QA，为十进制计数器； 当R01=R02=1，（R91,R92不都为1）时，实现异步清零； 当R91=R92=1，（R01,R02不都为1）时，实现置9功能。 5.LED七段译码显示器（如图2.5）接到各计数器的输出端，显示当前的计数。 图 2.5 2.2 模块的设计 2.2.1 计数器 1.分秒计数器（如图2.6） 图 2.6 采用8421十进制计数器作为0.1秒的计时，CLK外接脉冲信号，清零端置1，让计数器一直处于计时状态；进位信号RCO输出到秒个位。 2.秒个位、分个位 秒的个位和分的个位都采用十进制计数，与0.1秒的情况一样；只是CP分别接低位的进位信号 3.秒十位（如图2.7） 将74160采用复位法改为六进制计数器，即将输出QB,QC与非后接到清零端CLR’，当计数到6时，对计数器异步清零。清零的同时向高位（分个位）提供进位信号，使分位计数增加1. 图 2.7 2.2.2 四舍五入控制电路 选用